第三章组合逻辑电路第一节精选文档.ppt

《第三章组合逻辑电路第一节精选文档.ppt》由会员分享，可在线阅读，更多相关《第三章组合逻辑电路第一节精选文档.ppt（72页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章组合逻辑电路第一节本讲稿第一页，共七十二页 电路任一时刻的输出状态只决定于该时刻各输入状态的组合，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。有反馈通路。概概 述述一、组合电路的结构：一、组合电路的结构：=F0（I0、I1,In-1）=F1（I0、I1,In-1）=F1（I0、I1,In-1）I0I1In-1Y0Y1Ym-1组合逻辑组合逻辑电路电路二、组合逻辑电路的特点：二、组合逻辑电路的特点：本讲稿第二页，共七十二页三

2、、组合电路逻辑功能表示方法三、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，波形图，逻辑图真值表，卡诺图，逻辑表达式，波形图，逻辑图四、组合电路分类四、组合电路分类1.1.按逻辑功能不同：按逻辑功能不同：加法器加法器 比较器比较器 编码器编码器 译码器译码器 数据选择器和分配器数据选择器和分配器 只读存储器只读存储器2.2.按开关元件不同：按开关元件不同：CMOS TTL3.3.按集成度不同：按集成度不同：SSI MSI LSI VLSI本讲稿第三页，共七十二页3.1.1 组合电路的分析组合电路的分析一、分析步骤一、分析步骤:逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说

3、明功能分析目的：分析目的：确定当输入变量取不同值时其输出状态，从而得到该电路的逻辑功能。ABS&1CZ1Z2Z3本讲稿第四页，共七十二页A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000例例 1 判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路ABC&1本讲稿第五页，共七十二页 例例2 2ABS&1CZ1Z2Z3本讲稿第六页，共七十二页&ABCDY 例例 3 3 本讲稿第七页，共七十二页A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1

4、0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000检奇电路检奇电路本讲稿第八页，共七十二页试分析下面两个电路的逻辑功能：试分析下面两个电路的逻辑功能：=1=1=111A0A1A2A3Y0Y1Y2Y3&作业作业求补电路求补电路本讲稿第九页，共七十二页3.1.1 组合电路的设计方法组合电路的设计方法一、一、设计步骤：设计步骤：逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图逻辑抽象：逻辑抽象：1.根据因果关系确定输入、输出变量。2.状态

5、赋值 用 0 和 1 表示信号的不同状态。3.根据功能要求列出真值表。根据所用元器件(分立元件 或 集成芯片)及门电路的情况将函数式进行化简或变换。化简或变换：化简或变换：本讲稿第十页，共七十二页 例例 3.1.2 设计一个表决电路，要求输出信号的电平与设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。三个输入信号中的多数电平一致。（用与非门实现）ABYC&1&本讲稿第十一页，共七十二页 例例 设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态

6、，发出报警信号，提醒有关人员修理。状态，发出报警信号，提醒有关人员修理。&1&111RGYZ本讲稿第十二页，共七十二页【例例】用门电路设计一个将用门电路设计一个将8421 BCD8421 BCD码转换为余码转换为余3 3码的码的变换电路。变换电路。A B C DE3 E2 E1 E00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0

7、0 11 0 1 01 0 1 11 1 0 0 本讲稿第十三页，共七十二页8421 BCD8421 BCD码转换为余码转换为余3 3码的电路码的电路 本讲稿第十四页，共七十二页1、裁判判定电路：举重比赛，设有一名主裁判和两裁判判定电路：举重比赛，设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，运名副裁判，当主裁判和至少一名副裁判判定合格，运动员的动作方为成功。动员的动作方为成功。2、设计一个将余、设计一个将余3码变换成码变换成8421BCD码的组合逻码的组合逻辑电路。辑电路。作业作业本讲稿第十五页，共七十二页3.2.1 3.2.1 加法器加法器一、半加器：一、半加器：（Half

8、 Adder）1.1.半加半加：两个：两个 1 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。2.2.表达式：表达式：3.3.逻辑图及符号：逻辑图及符号：4.集成芯片：集成芯片：COSiAiBiCi本讲稿第十六页，共七十二页二二.全加器：全加器：（Full Adder）1.1.全加：全加：两个两个 1 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。2.2.表达式：表达式：3.3.逻辑图及符号：逻辑图及符号：(a)(a)用用与门与门、或门或门和和非门非门实现实现(b)(b)用用与或非门与或非门和和非门非门实现实现COC ISiAiBiCi-1Ci国标符号国标符

9、号本讲稿第十七页，共七十二页&1111AiSiCiBiCi-11用用与门与门、或门或门和和非门非门实现实现本讲稿第十八页，共七十二页用用与或非门与或非门和和非门非门实现实现&1&1111CiSiAiBiCi-1用卡诺图求出非，然后再取非。用卡诺图求出非，然后再取非。本讲稿第十九页，共七十二页1 2 3 4 5 6 714 13 12 11 10 9 8C661C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 74LS18374LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A

10、1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 4.4.集成全加器：集成全加器：TTL：74LS183CMOS：C661思考：思考：如何用这个芯片组成两位的加法器如何用这个芯片组成两位的加法器本讲稿第二十页，共七十二页三、加法器三、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数相加的电路串行进位加法器串行进位加法器并行进位加法器并行进位加法器加法器加法器电路简单，连接方便速度低电路简单，连接方便速度低 电路比较复杂，但速度较快电路比较复杂，但速度较快本讲稿第二十一页，共七十二页1.4 1.4 位串行进位加法器位串行进位加法器C0S0B0A0C0-1C

11、OS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI本讲稿第二十二页，共七十二页2.2.超前进位加法器超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产作加法运算时，总进位信号由输入二进制数直接产生。生。超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI74LS182本讲稿第二十三页，共七十二页3.3.集成加法器芯片：集成加法器芯片：TTL：74LS283CMOS：CC4008P155 图3.2.7本讲稿第二十四页，共七十二页三、全加器的应用三、全加器的应用 例例 1 试用全加

12、器构成二进制减法器。(AB0)如果AB均为正数，而且：A原 -B原 C原那么：当 AB时：A原 +B补 C原原理：本讲稿第二十五页，共七十二页图图 4 18 全加器实现二进制减法电路全加器实现二进制减法电路 本讲稿第二十六页，共七十二页 例例 2 2 试用全加器完成二进制的乘法功能。解解 以两个二进制数相乘为例。乘法算式如下：本讲稿第二十七页，共七十二页利用全加器实现二进制的乘法 本讲稿第二十八页，共七十二页 例例3 3：试采用四位全加器完成8421BCD码到余3代码的转换。由于 8421BCD码加0011 即为余 3 代码，所以其转换电路就是一个加法电路，如图 4-22 所示。原理：本讲稿第

13、二十九页，共七十二页转换电路 本讲稿第三十页，共七十二页3.2.2 3.2.2 数值比较器数值比较器一、一、1 位数值比较器：位数值比较器：Li(A B)Gi(A=B)Mi(A BL=1A=BM=1A 1 00=1 00=1 00=1 00=0 10 0 01=0 01=0 01=0 01B=B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0本讲稿第三十三页，共七十二页2、逻辑表达式：、逻辑表达式：L=L3 G3L2 G3G2L1 G3G2G1L0G G3G2G1G0M=M3 G3M2 G3G3M1 G3G2G1M0为了用前边的为了用前边的逻辑单

14、元逻辑单元，将上式变成或与非的形式，将上式变成或与非的形式L G M本讲稿第三十四页，共七十二页&1&1&1&1&1&1&1 1&1&1&1 1 MLGA2A1B3A3B2B1B01 A04 位数值比较器逻辑图本讲稿第三十五页，共七十二页3.集成数值比较器：集成数值比较器：VCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB FABAB由其它两个输出确定，所以该引脚不起判由其它两个输出确定，所以该引脚不起判断作用，只是为了让电路对称，断作用，只是为了让电路对称，AB 同理也一样。同理也一样。74LS85 74LS85 则是由各位数码直接产生输出结果。则是由各位数

15、码直接产生输出结果。注意：注意：本讲稿第三十六页，共七十二页用两片用两片 4 位位数值比较器扩展成为数值比较器扩展成为 8 位位数值比较器数值比较器级级联联输输入入74LS85 AB74LS85 AB1低位比较结果低位比较结果高位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比较输出比较输出A A、用、用TTLTTL门实现：门实现：本讲稿第三十七页，共七十二页B B、用、用CMOS 门实现：门实现：B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1

16、 B0 A0 FAB CC14585 AB1低位比较结果低位比较结果高位比较结果高位比较结果1本讲稿第三十八页，共七十二页加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器常见的中规模集成组合逻辑电路：常见的中规模集成组合逻辑电路：掌握各电路的工作原理、设计方法以及它们对应芯片掌握各电路的工作原理、设计方法以及它们对应芯片的使用方法的使用方法要求：要求：本讲稿第三十九页，共七十二页3.3.1 编码器编码器Y1I1编编 码码 器器Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图编码：用二进制数表示文字、字符、数字等信息的过程编码：用二进制数表示文字、字符、

17、数字等信息的过程二进制编码器二进制编码器二二十进制编码器十进制编码器分类：分类：2 2n n n n10 410 4本讲稿第四十页，共七十二页一、二进制编码器：一、二进制编码器：一、二进制编码器：一、二进制编码器：用用 n n 位二进制代码对位二进制代码对 N N=2=2n n 个信号进行编码的电路个信号进行编码的电路（一）（一）（一）（一）3 3 3 3位二进制编码器位二进制编码器位二进制编码器位二进制编码器(8(8(8(8 线线线线 -3-3-3-3 线线线线)：输输输输入入入入输输输输出出出出3 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3本讲稿第四十一页，共

18、七十二页I0I1I2I3I4I5I6I7编码表编码表输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0一、函数式：一、函数式：Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7 I I0 0 I I7 7 是一组互相排斥的是一组互相排斥的输入变量，任何时刻只能有一输入变量，任何时刻只能有一个端输入有效信号。个端输入有效信号。二、逻辑图：二、逻辑图：用用或门或门实现实现用用与非门与非门实现实现本讲稿第四十二页，共七十二页 用用用用或门或门或门或门实现实现实现实现 用用用用与非门与非门与非门与非门实

19、现实现实现实现Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0&Y2 Y1 Y0本讲稿第四十三页，共七十二页允许几个信号同时输入，但只对优先级别最高的进行编码。允许几个信号同时输入，但只对优先级别最高的进行编码。允许几个信号同时输入，但只对优先级别最高的进行编码。允许几个信号同时输入，但只对优先级别最高的进行编码。编码表编码表（二）（二）（二）（二）3 3 3 3位二进制优先编码器：位二进制优先编码器：位二进制优先编码器：位二进制优先编码器：0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0

20、 0 0 1 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 1 1 1 Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0输输 出出输输 入入一、函数式：一、函数式：本讲稿第四十四页，共七十二页输入输入输出输出为原为原变量变量逻逻辑辑图图输入输入输出输出为反为反变量变量Y2Y1Y0111&111111111111111I7I6I5I4I3I2I1I0本讲稿第四十五页，共七十二页（三）（三）（三）（三）集成集成集成集成8 8 8 8线线线线-3-3-3-3线优先编码器：线优先编码器：线优先编码器：线优先编码器：其中，其中，5为输入使能端为输入使能端/选

21、通端（低），选通端（低），14为工作状态标志为工作状态标志端（低），端（低），15脚为选通输出端（高）。脚为选通输出端（高）。该集成电路可用于扩展该集成电路可用于扩展。P16674LS148STI7I0YEXYSY2Y1Y06 7 9 14 4 3 2 1 13 12 11 10515本讲稿第四十六页，共七十二页表表 4 8 74LS148的功能表的功能表 STYSYEX本讲稿第四十七页，共七十二页二、二二、二二、二二、二 十进制编码器：十进制编码器：十进制编码器：十进制编码器：用用用用 4 4 4 4 位二进制代码对位二进制代码对位二进制代码对位二进制代码对 0 0 0 0 9 9 9 9

22、十个信号进行编码的电路。十个信号进行编码的电路。十个信号进行编码的电路。十个信号进行编码的电路。（一）（一）（一）（一）8421 BCD 8421 BCD 8421 BCD 8421 BCD 编码器：编码器：编码器：编码器：二二-十进制十进制编码器编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3本讲稿第四十八页，共七十二页编码表 I I0 0 I I9 9是一组互相排斥的输入变量，任何时刻只能有一个端输是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。入有效信号。本讲稿第四十九页，共七十二页1、表达式：、表达式：本讲稿第五十页，共七十二页2、逻辑图、逻辑图：本讲稿第五十

23、一页，共七十二页本讲稿第五十二页，共七十二页（二）（二）8421 BCD 8421 BCD 优先优先编码器：编码器：真值表真值表表达式表达式逻辑图逻辑图集成芯片集成芯片 74LS14774LS147（三）、几种常用编码（三）、几种常用编码1.1.二二-十进制编码：十进制编码：8421 码码 余余 3 码码 2421 码码5211 码码 余余 3 循环码循环码 右移循环码右移循环码循环码（反射码或格雷码）循环码（反射码或格雷码）ISO码码ANSCII（ASCII）码）码2.2.其他其他本讲稿第五十三页，共七十二页编码的逆过程，将二进制代码翻译为原来的含义编码的逆过程，将二进制代码翻译为原来的含义

24、一、二进制译码器一、二进制译码器(Binary Decoder)输入输入 n 位二位二进制代码进制代码如：如：2 线线 4 线译码器线译码器3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m=2n3.3.2 译码器译码器本讲稿第五十四页，共七十二页1.3位二进制译码器位二进制译码器(3 线线 8 线线)真值表真值表函数式函数式A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0

25、 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1本讲稿第五十五页，共七十二页3 线线-8 线译码器逻辑图线译码器逻辑图000 输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011

26、11111本讲稿第五十六页，共七十二页2.集成集成 3 线线 8 线译码器线译码器-74LS138输入选通控制端输入选通控制端芯片芯片禁止禁止工作工作芯片芯片正常正常工作工作74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 本讲稿第五十七页，共七十二页本讲稿第五十八页，共七十二页3.二进制译码器的级联二进制译码器的级联两片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 ST

27、B STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15本讲稿第五十九页，共七十二页三片三片 3 线线-8 线线5 线线-24 线线（1）（）（2）（）（3）输输 出出工工 禁禁 禁禁禁禁 工工 禁禁禁禁 禁禁 工工0 00 11 01 1禁禁 禁禁 禁禁全为全为 174LS138(1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y

28、774LS138(3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138(2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41本讲稿第六十页，共七十二页功能特点：功能特点：输出端提供全部最小项输出端提供全部最小项电路特点：电路特点：与门与门(原变量输出原变量输出)与非门与非门(反变量输出反变量输出)4.二进制译码器的主要特点二进制译码器的主要特点二、二二、二-十进制译码器十进制译码器(Binary-Coded Decimal Decoder)将将 BCD

29、码翻译成对应的码翻译成对应的十个十个输出信号输出信号集成集成 4 线线 10 线线译码器：译码器：7442 74LS42本讲稿第六十一页，共七十二页数码显示器件分类数码显示器件分类按材料：按材料：半导体、荧光、气体放电、液晶数码管半导体、荧光、气体放电、液晶数码管 按形状：按形状：字形式、分段式、点阵式字形式、分段式、点阵式 三、显示译码器三、显示译码器编码编码显显 示示译码器译码器显示显示器件器件显示原理：显示原理：本讲稿第六十二页，共七十二页共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管aebcfgdabcdefgR+5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器

30、共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100七段数字显示器：七段数字显示器：本讲稿第六十三页，共七十二页共阳极共阳极LED显示译码器真值表显示译码器真值表输 入输 出A3 A2 A1 A0a b c d e f g显示字形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0

31、0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 0 0 0 1 0 01 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 1 1 0 0本讲稿第六十四页，共七十二页驱动共阳极数码管的电路驱动共阳极数码管的电路A3A2A1A0YaYbYcYdYeYfYg 输出输出低电平低电平有效有效&1&111&1本讲稿第六十五页，共七十二页共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动0000111111

32、0000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd本讲稿第六十六页，共七十二页共阴极共阴极LED显示译码器真值表显示译码器真值表本讲稿第六十七页，共七十二页驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效YaYbYcYdYeYfYgA3A2A1A011111111111111111111111本讲稿第六十八页，共七十二页集成显示译码器：七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。ae

33、bcfgd本讲稿第六十九页，共七十二页本讲稿第七十页，共七十二页7448的逻辑功能：的逻辑功能：（1）正正常常译译码码显显示示。LT=1，BI/RBO=1时时，对对输输入入为为十十进进制制数数l15的的二二进进制制码（码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭灭零零。当当LT=1，而而输输入入为为0的的二二进进制制码码0000时时，只只有有当当RBI=1时时，才才产产生生0的的七七段段显显示示码码,如如果果此此时时输输入入RBI=0，则则译译码码器器的的ag输输出出全全0，使使显显示示器器全全灭；所以灭；所以RBI称为灭零输入端称为灭零输入

34、端。（3）试试灯灯。当当LT=0时时，无无论论输输入入怎怎样样，ag输输出出全全1，数数码码管管七七段段全全亮亮。由由此可以检测显示器七个发光段的好坏。此可以检测显示器七个发光段的好坏。LT称为试灯输入端。称为试灯输入端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。作作输输入入使使用用时时，如如果果BI=0时时，不不管管其其他他输输入入端端为为何何值值，ag均均输输出出0，显显示示器全灭。因此器全灭。因此BI称为称为灭灯输入端灭灯输入端。作作输输出出端端使使用用时时，受受控控于于RBI。当当RBI=0，输输入入为为0的的二二进进制制码码0000时时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。又称为灭零输出端。本讲稿第七十一页，共七十二页1990LTRBILTRBILTRBILTRBILTRBILTRBIRBORBORBORBORBORBO1111100 0 0 01 0 0 11 0 0 10 0 0 10 0 0 00 0 0 0本讲稿第七十二页，共七十二页