数字电路实验精品文稿.ppt

《数字电路实验精品文稿.ppt》由会员分享，可在线阅读，更多相关《数字电路实验精品文稿.ppt（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路实验课件第1页，本讲稿共45页实验一实验一门电路逻辑功能测试门电路逻辑功能测试一、实验目的一、实验目的1熟悉集成集成逻辑门电路逻辑的功能及应用。熟悉集成集成逻辑门电路逻辑的功能及应用。2掌握集成电路的应用及测试方法。掌握集成电路的应用及测试方法。第2页，本讲稿共45页二、实验设备n数字电路实验箱n集成电路74LS0074LS8674S64n数字万用表n示波器第3页，本讲稿共45页n三、实验内容及步骤74LS20引脚图第4页，本讲稿共45页连线原理图输入输出DCBAY0000100011001010110111110第5页，本讲稿共45页多余输入端的处理多余输入端的处理与非门多余输入端的

2、处理 或非门多余输入端的处理第6页，本讲稿共45页表二输入端及其状态输出ABCDJKEFGHI111100000001111010000000001100000000011000000001000000000011000000第7页，本讲稿共45页74S64引脚图第8页，本讲稿共45页测试电路逻辑功能n 输入 输出BAZ00011011第9页，本讲稿共45页 输入 输出BA预习Z Z00011011第10页，本讲稿共45页四、实验报告四、实验报告n画出实验电路，作出实测功能表。画出实验电路，作出实测功能表。n整理数据，写出实验报告。整理数据，写出实验报告。n预习组合电路实验。预习组合电路实验。

3、第11页，本讲稿共45页实验二实验二组合电路实验组合电路实验一、实验目的一、实验目的1熟悉集成集成电路分析方法。熟悉集成集成电路分析方法。2验证半加器和全加器的逻辑功能。验证半加器和全加器的逻辑功能。第12页，本讲稿共45页二、实验设备n数字电路实验箱n集成电路74LS00，74LS86，74S64n万用表n示波器第13页，本讲稿共45页完成半加器测试填表 第14页，本讲稿共45页加法器加法器加法器的基本概念及工作原理加法器的基本概念及工作原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数

4、、被加数的加法运算而不考虑低位进位。列出半加器的真值表：列出半加器的真值表：画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式:第15页，本讲稿共45页如果想用与非门组成半加器，则将上式用代数法变换成与非形式：如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。由此画出用与非门组成的半加器。第16页，本讲稿共45页2全加器全加器能同时进行本位数和相邻低位能同时进行本位数和相邻低位的进位信号的加法运算。的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：第17页

5、，本讲稿共45页根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图：第18页，本讲稿共45页实验小结实验小结n常用的中规模组合逻辑器件包括编码器、译码器、数据选常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。择器、数值比较器、加法器等。n上述组合逻辑器件除了具有其基本功能外，还可用来上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用合逻辑电路设计的一般原则是：使用MSI芯片的个数芯片的个数和品种型号最少，芯片之间的连线最少

6、和品种型号最少，芯片之间的连线最少n用用MSI芯片设计组合逻辑电路最简单和最常用的方法是，芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。译码器设计多输入、多输出的逻辑函数。第19页，本讲稿共45页表3-1 输入输出ABZY00011011第20页，本讲稿共45页3、完成全加器测试填表74LS86引脚图 74S64引脚图第21页，本讲稿共45页 第22页，本讲稿共45页 输入输出ABCI-1SCI000001010011100101110111第23页，本讲稿共4

7、5页实验三实验三555定时器的应用定时器的应用n一、实验目的一、实验目的n掌握用掌握用555定时器构成的几种基本脉冲电定时器构成的几种基本脉冲电路的方法，并验证其功能。路的方法，并验证其功能。n学习脉冲形成与整形电路的调试方法。学习脉冲形成与整形电路的调试方法。n进一步熟悉用示波器测量方波信号周期进一步熟悉用示波器测量方波信号周期及脉宽的方法。及脉宽的方法。第24页，本讲稿共45页二、实验设备二、实验设备示波器示波器数字万用表。数字万用表。数字实验箱数字实验箱第25页，本讲稿共45页1用用555定时器构成多谐振荡器定时器构成多谐振荡器三、实验内容及步骤：三、实验内容及步骤：（1）按按图图接接线

8、线。用用示示波波器器观观察察Vo及及VC端端的的波波形形及及相相位位关关系系，并记录下来。并记录下来。Vo+5V220121u2K121K12487621535551RwR2RCVC5555VoRd86712GND34Vi1VoVccVi2Vic 数字数字实验实验箱面板箱面板图图 第26页，本讲稿共45页（2）测量振荡频率的范围：调）测量振荡频率的范围：调RW测量振测量振荡周期荡周期Tmin、Tmax，并计算相应的，并计算相应的min和和max。2/3VCC1/3VCC0vctvo0tTT1T2 将将示示波波器器扫扫速速开开关关“T/cm”上上的的微微调调旋旋钮钮旋旋置置“校校准准”位位置置，

9、此此时时，“T/cm”的的指指示示值值即即为为屏屏幕幕上上横横向向每每格格代代表表的的时时间间，再再观观察察被被测测波波形形一一个个周周期期在在屏屏幕幕水水平平轴轴上占据的格数，即可得信号周期上占据的格数，即可得信号周期T：T=T/cm格数格数理论值理论值：T=0.7(R1+2R2)C第27页，本讲稿共45页2用用555定时器构成单稳态触发器定时器构成单稳态触发器（1）按图接线。）按图接线。（2）在在Vi端端输输入入幅幅度度=5V、并并将将各各点点波波形形按按时间关系记录下来。时间关系记录下来。第28页，本讲稿共45页（3）用示波器测量出输出脉宽）用示波器测量出输出脉宽TW的值。的值。TTW理

10、论值：理论值：方法同测周期。方法同测周期。第29页，本讲稿共45页四、实验报告四、实验报告1整理实验数据及结果，绘出实测波形图。整理实验数据及结果，绘出实测波形图。2将实测值与理论值比较，分析误差原因。将实测值与理论值比较，分析误差原因。五、思考题（写在实验报告中）五、思考题（写在实验报告中）1怎样在单稳电路中加一窄脉冲形成电路，使其能处理宽脉冲怎样在单稳电路中加一窄脉冲形成电路，使其能处理宽脉冲触发信号？触发信号？2试改接电路，使其成为占空比可调的振荡器。试改接电路，使其成为占空比可调的振荡器。第30页，本讲稿共45页 组合逻辑电路（半加器全加器及逻辑运算）曲靖师范学院物理实验示范中心赵德荣

11、 第31页，本讲稿共45页三、预习要求n1.预习组合逻辑电路的分析方法。n2.预习用与非门和异或门构成的半加器、全加器的工作原理。n3.预习二进制数的运算。第32页，本讲稿共45页四、实验内容n1.组合逻辑电路功能测试n图2.1n(1).用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。n(2).图中A、B、C接电平开关，Y1,Y2接发光管电平显示。n(3).按表2.1要求，改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。n(4).将运算结果与实验比较。第33页，本讲稿共45页图2.1第34页，本讲稿共45页表2.1输入输出ABCY1Y2

12、00011110001110010111001000111111 01100011 第35页，本讲稿共45页n2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。n根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。n图2.2n(1).在学习机上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。n(2).按表2.2要求改变A、B状态，填表。第36页，本讲稿共45页图2.2第37页，本讲稿共45页表2.2输入端A0101B0011输出端Y0110Z00013.测试全加器的逻辑功能。(1).写出

13、图2.3电路的逻辑表达式。(2).根据逻辑表达式列真值表。(3).根据真值表画逻辑函数SiCi的卡诺图。(4).填写表2.3各点状态第38页，本讲稿共45页图2.3第39页，本讲稿共45页表2.3AiBiCi-1YZX1X2X3SiCi00000111000101010110100101011011000111010010111010011110110110111011011110111010第40页，本讲稿共45页n(5).按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较，看逻辑功能是否一致。n4.测试用异或、与或和非门组成的全加器的逻辑功能。n全加器可以用来那个个

14、半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个与非门实现。n(1).画出用异或门、与或门和非门实现全加器的逻辑电路图，写出逻辑表达式。n 电路图如图2.4所示n(2).找出异或门、与或门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。n(3).当输入端Ai、Bi及Ci-1为下列情况时，是用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。第41页，本讲稿共45页表2.4AiBiCi-1CiSi0001101001100011101000101011101011011100第42页，本讲稿共45页图2.4第43页，本讲稿共45页输入端Ai00001111Bi00110011Ci-101010101输出端Si11101000Ci10010110第44页，本讲稿共45页五、实验报告n1.整理实验数据、图表并对实验结果进行分析讨论。n2.总结组合逻辑电路的分析方法。第45页，本讲稿共45页