《数字逻辑电路实训》多路电子抢答器的设计.docx
《《数字逻辑电路实训》多路电子抢答器的设计.docx》由会员分享,可在线阅读,更多相关《《数字逻辑电路实训》多路电子抢答器的设计.docx(8页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、数字逻辑电路实训报告多路电子抢答器的设计1整机设计设计要求设计并制作一个带有数码显示功能的电子抢答器。1.1.1 设计任务控制开关,允许抢答才能进行抢答,数码管显示选手的号码和倒计时。1.1.2 性能指标要求1 .编号依次为1-8,各有一个抢答按钮。2 .设置一个控制按钮,用来控制系统清零和抢答的开始。3 .抢答器具有数据锁存和显示的功能。抢答开始后,按动抢答按钮,该编号立即 锁存,并在编号显示器上显示该编号,同时封锁输入编码电路,禁止其他抢答。1.2整机实现的基本原理及框图基本原理从通电接口接上电源后,当开关拨到清除状态,El=1, 74LS148芯片不工作, CD4511的BI端为低电平,
2、消隐功能有效,那么使输出端全为0,数码管灭;当拨码开关 拨到另一边时,抢答开始,优先编码器工作,即74LS148芯片工作,可通过8个按键 进行抢答,当最快的按下按键时,74LS148的GS端输出为0,进入至ij 74LS279的第 四个RS触发器时,输出的4Q为1,即返回到74LS148的EI端也为1,此时74LS148 进入锁存状态,74F86的2脚变成为1与1脚的1经过异或门输出为0,进而PNP管 导通,蜂鸣器响起,其他按下均无效;LED2灯亮起,74LS148输出给74LS279的三 个RS触发器,进而输出响应的电平,经过74LS27芯片或非门,进而输出相应的电平 值到CD4511芯片,
3、CD4511芯片的BI端为高电平,此时LT端为高电平,LE端为低 电平,4511译码器工作进而输出编码,使得数码管显示相应的号码。以此类推,均可 显小1 -8号。1.2.1 总体框图译码 显不 电路2各功能电路实现原理及电路设计(1)电源电路设计实现原理C0N2接口为电源输入端,用来接5V电压输入,接着接个LED灯和电阻进行 串、联,LED灯亮指示是为了显示电路是否在供电状态,电阻起分流作用。(2)抢答信号输入电路设计实现原理抢答信号输入由按键和电阻组成多路输入的电路,初始状态按键是没按下的, 即为高电平状态,当按键按下时,输入的信号为低电平。电阻起限流作用。(3)优先编码器电路设计实现原理优
4、先编码器使用74LS148芯片,由8个信号输入端,3个信号输出端,2个使 能端,1个片优先编码输出端构成,EI为使能输入端,当IE=O时,优先编码器处 于工作状态;E0为使能输出端,当且仅当EI=O时,且0-7输入都为1, EO输出为 0; GS为片优先编码器输出端,它在允许编码(IE=0),且有编码输入信号时为0, 在允许编码而无编码输入信号时为1,在不允许编码(IE=1)时,它也为1; 0-7为输 入端,进行取反送到A2, A1, A0端,即图上的C, B, A端。(4)数据锁存电路设计实现原理数据锁存电路使用74LS279芯片,由四个RS触发器构成,其中两个RS触发 器有两个S输入端。假
5、设选手1号抢答后,74LS148输出的译码为000,送到芯片 74LS279后,输出1Q, 2Q, 3Q为111,进而通过74LS27的或非门传送到CD4511 芯片,4Q输出的是1,返回至U74LS148的EI端,此时74LS148芯片停止工作, 进入锁存状态,其他按下无效。(5)控制电路设计实现原理主控制电路由1个拨码开关和电阻构成,当拨码开关拨到“清零端(接地)时, 实现清零作用,当输入低电平时,Q端输出高电平;当输入高电平是,Q端输出保 持原来状态。控制异或门,使蜂鸣电路进行。(6)蜂鸣报警电路设计实现原理蜂鸣报警电路由74LS86芯片,电阻,S8550三极管和蜂鸣器构成,当74LS8
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字逻辑电路实训 数字 逻辑电路 电子 抢答 设计
限制150内