存储器与总线架构.ppt
《存储器与总线架构.ppt》由会员分享,可在线阅读,更多相关《存储器与总线架构.ppt(37页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、关于存储器与总线架构现在学习的是第1页,共37页一、系统构架1、STM32系统包含的基本单元l四个驱动单元:Cortex-M3内核ICode总线(I-bus)、DCode 总线(D-bus)和系统总线(S-bus),GP-DMA(通用DMA)l三个被动单元:内部SRAM,内部闪存FLASH存储器,AHB到APB的桥(AHB2APBx),它连接所有的APB设备现在学习的是第2页,共37页2、系统结构如下图所示现在学习的是第3页,共37页lICode总线:该总线将Cortex-M3内核的指令总线与Flash指令接口相连接,指令预取在此总线上完成。lDCode总线:该总线将Cortex-M3内核的D
2、Code总线与闪存存储器的数据接口相连接(常量加载和调试访问)。l系统总线:此总线连接Cortex-M3内核的系统总线(外设总线)到总线矩阵,总线矩阵协调着内核和DMA间的访问。lDMA总线:此总线将DMA的AHB主控接口与总线矩阵相联,总线矩阵协调着CPU的DCode和DMA到SRAM、闪存和外设的访问。现在学习的是第4页,共37页l总线矩阵:此总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁。此总线矩阵由3个驱动部件(CPU的DCode、系统总线和DMA总线)和3个被动部件(闪存存储器接口、SRAM和AHB2APB桥)构成。AHB外设通过总线矩阵与系统总线相连,允许DMA访问。lAH
3、B/APB桥(APB):两个AHB/APB 桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz,APB2工作在全速状态(最高72MHz)。现在学习的是第5页,共37页二、存储器组织1、存储器的组织方法l程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB的线性地址空间内。l数据字节以小端格式存放在存储器中。一个字中最低地址字节被认为是该字的最低位字节,而最高地址字节是最高位字节。l可访问的存储器空间被分成8个512MB的主要块,其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间现在学习的是第6页,共37页2、存储器映像 现在学习的是第7页,共37
4、页(续图)现在学习的是第8页,共37页3、外设存储器映像 起始地址外设总线寄存器映像0 x4002 2400-0 x4002 3FFF 保留0 x4002 2000-0 x4002 23FF 闪存存储器接口0 x4002 1400-0 x4002 1FFF 保留AHB 0 x4002 1000-0 x4002 13FF 复位和时钟控制0 x4002 0400-0 x4002 0FFF 保留0 x4002 0000-0 x4002 03FF DMA 现在学习的是第9页,共37页0 x4001 3C00-0 x4001 3FFF 保留0 x4001 3800-0 x4001 3BFF USART1
5、 0 x4001 3400-0 x4001 37FF 保留0 x4001 3000-0 x4001 33FF SPI1 0 x4001 2C00-0 x4001 2FFF TIM1时钟0 x4001 2800-0 x4001 2BFF ADC2 APB10 x4001 2400-0 x4001 27FF ADC1 0 x4001 2000-0 x4001 1FFF 保留0 x4001 1800-0 x4001 1BFF GPIO端口E 0 x4001 1400-0 x4001 17FF GPIO端口D 0 x4001 1000-0 x4001 13FF GPIO端口C 0X4001 0C00-
6、0 x4001 0FFF GPIO端口B 现在学习的是第10页,共37页0 x4001 0800-0 x4001 0BFF GPIO端口A 0 x4001 0400-0 x4001 07FF EXTI 0 x4001 0000-0 x4001 03FF AFIO 0 x4000 8000-0 x4000 77FF 保留0 x4000 7000-0 x4000 73FF 电源控制0 x4000 6C00-0 x4000 6FFF 后备寄存器(BKP)APB10 x4000 6800-0 x4000 6BFF 保留0 x4000 6400-0 x4000 67FF bxCAN 0 x4000 60
7、00-0 x4000 63FF USB的SRAM 256x16 位0 x4000 5C00-0 x4000 5FFF USB寄存器0 x4000 5800-0 x4000 5BFF I2C2 0 x4000 5400-0 x4000 57FF I2C1 现在学习的是第11页,共37页0 x4000 5000-0 x4000 4FFF 保留0 x4000 4800-0 x4000 4BFF USART3 0 x4000 4400-0 x4000 47FF USART2 0 x4000 4000-0 x4000 3FFF 保留0 x4000 3800-0 x4000 3BFF SPI2 0 x40
8、00 3400-0 x4000 37FF 保留APB10 x4000 3000-0 x4000 33FF 独立看门狗(IWDG)0 x4000 2C00-0 x4000 2FFF 窗口看门狗(WWDG)0 x4000 2800-0 x4000 2BFF RTC 0 x4000 2400-0 x4000 0FFF 保留0 x4000 0800-0 x4000 0BFF TIM4定时器0 x4000 0400-0 x4000 07FF TIM3定时器0 x4000 0000-0 x4000 03FF TIM2定时器现在学习的是第12页,共37页4、STM32F10X中各接口部件中的寄存器 STM3
9、2F103系列微控制器嵌入的各种接口部件都有三大类寄存器:控制寄存器、数据寄存器和状态寄存器,每一类寄存器都包含了多个寄存器,它们在相同的基地址下具有不同的偏移地址。例:TIM2定时器的基地址是:0 x4000 0000 控制寄存器1的偏移地址是:00H 控制寄存器2的偏移地址是:04H 从模式控制寄存器的偏移地址是:08H DMA/中断使能寄存器的偏移地址是:0CH等现在学习的是第13页,共37页由上表述可得到它们的物理地址是:控制寄存器1的物理地址是:0 x4000 0000 控制寄存器2的物理地址是:0 x4000 0004 从模式控制寄存器的物理地址是:0 x4000 0008 DMA
10、/中断使能寄存器的物理地址是:0 x4000 000C等因此对这些寄存器的操作实际上就是对其物理地址中内容的操作现在学习的是第14页,共37页5、嵌入式SRAM STM32F10 x内置20K字节的静态SRAM,它可以以字节、半字(16位)或全字(32位)访问,SRAM的起始地址是0 x2000 0000现在学习的是第15页,共37页6、嵌入式闪存高性能的闪存模块有以下的主要特性:128K字节闪存擦写次数:100万次存储器结构:闪存存储器有主存储块和信息块组成(1)主存储块为16Kx64位,每个主存储块又划分为128个1K字节的页。(2)信息块为320 x64位,每个信息块又划分为一个2K字节
11、和一个0.5K字节的页现在学习的是第16页,共37页三、启动配置 启动模式选择管脚启动模式说明BOOT1BOOT0 x0用户Flash用户闪存被选为启动区域01系统存储器系统存储器被选为启动区域11内嵌SRAM内嵌 SRAM被选为启动区域 在STM32F10 x里,可以通过BOOT1:0引脚选择三种不同启动模式现在学习的是第17页,共37页四、STM32F10X提供的固件库 固件库包括了程序、数据结构和覆盖所有外部特性的宏单元,还包括设备驱动的描述以及每个外围模块的实例。为了方便用户的编程,STM32F10X对接口部件中寄存器的操作转变成了对固件库的操作。即只要调用固件库中的相关函数,就可以完
12、成对接口寄存器的操作。STM32F10X中固件库中的函数是以接口部件来分类的。现在学习的是第18页,共37页1、STM32固件库的定义规则STM32固件库中使用的缩写词:缩写外围模块/单元缩写外围模块/单元ADC模/数转换PWR电源控制BKP备份寄存器RCC复位和时钟控制CAN控制器区域网络RTC实时时钟DMA直接存储器存取控制SPI串行外围接口EXTI外部中断控制器SysTick系统tick定时器FLASHFlash存储器TIM通用定时器GPIO通用I/OTIM1先进的控制定时器I2CI2C接口USART通用同步异步接收传送器IWDG独立看门狗WWDG窗口看门狗NVIC嵌套向量中断控制器现在
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 存储器 总线 架构
限制150内