多模视频解码芯片中帧内预测模块的设计与实现.pdf

《多模视频解码芯片中帧内预测模块的设计与实现.pdf》由会员分享，可在线阅读，更多相关《多模视频解码芯片中帧内预测模块的设计与实现.pdf（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、上海交通大学硕士学位论文多模视频解码芯片中帧内预测模块的设计与实现姓名：徐张磊申请学位级别：硕士专业：通信与信息系统指导教师：郑世宝20080101上海交通大学硕士学位论文I多模视频解码芯片中帧内预测模块的设计与实现摘 要H.264 是 ITU-T 与 ISO/IEC 共同制定的最新一代视频编码国际标准,具有非常高效的视频编解码效率，AVS 是中国自主知识产权的数字音视频编码标准，MPEG2 标准是现在已经广泛运用的而且相当成熟的视频编码标准。前两者是目前新一代媒体产业领域关注的热点问题，而 MPEG2 的市场之广也不容忽视。针对当前数字多媒体产业及其市场发展的特点，研究开发一种适用于多种视频

2、标准的解码芯片也已成为一个趋势；而上述的这些视频压缩标准均采用基于块的混合编码结构，在系统结构上有较多的相似之处，也使得开发一种适用于多种标准的解码器具有可行性。在 MPEG2、H.264 及 AVS 这几种视频标准中，只有 H.264 和 AVS 具有帧内预测模块。本文致力于提出一种适用于H.264 和 AVS 两种标准高清解码芯片的帧内预测模块的硬件架构设计。本文首先介绍了视频压缩原理，回顾了视频压缩标准的发展历史，对主流视频标准 MPEG-2、H.264 以及 AVS 进行了介绍；并对市场上已经存在的一些解码芯片尤其是多模解码芯片做了简单介绍，同时对芯片设计的一般流程给出说明，对本论文的

3、研究目的和侧重点进行了阐述，指明了本文研究的方向所在。上海交通大学硕士学位论文II然后，本文阐述了预测编码的基本原理，对帧内预测技术原理的发展历史进行了综述，并从算法层次研究了 H.264 和 AVS 帧内预测的方法，对两标准中算法的异同性进行了分析，这是进行后续模块设计的理论基础。本文在对支持多标准的视频解码 SOC 系统进行分析的基础上，重点对帧内预测模式进行了详细的设计，包括与总线以及 VLD 模块的控制字信号接口设计、预测模式判决模块设计以及最关键的预测计算单元设计。本文着重于分析算法的相容性，从而设计出可重用的运算单元，以提高对硬件资源的共享。与其他设计相比，本文所提出的一种运算结果

4、可以支持所有帧内预测算法，其中包括 H.264 FRExt 扩展部分所提出的 88 亮度宏块、1616 和 816 色度宏块预测算法。对本文所设计的帧内预测计算单元使用 VerilogHDL 进行 RTL 级的实现，并进行了功能仿真，通过和 C 语言模型所计算出来的预测值进行比较，验证了本设计的正确性。并且对设计结果进行了综合，得到了本设计在硬件上占的资源数和最高频率，以对此设计的处理速度和性能进行分析。实验结果表明，该硬件模块频率可以达到 150MHz，完全可以符合高清实时解码的要求，具有良好的应用前景。关键词：H.264，AVS，解码芯片，帧内预测，多标准，硬件架构上海交通大学硕士学位论文

5、IIIDESIGN AND IMPLEMENTATION OF INTRA PREDICTIONMODULE FOR MULTI-STANDARD DECODER CHIPABSTRACTH.264/AVC is a new video coding international standard proposed byJoint Video Team(JVT),which is organized by the ITU-T Video CodingExperts Group(VCEG)and the ISO/IEC Moving Picture Experts Group(MPEG),havi

6、ng high performance on video codec,AVS is Chinese digitalaudio/video coding standard with independent intellectual property,MPEG2has been widely used nowadays.Both H.264 and AVS are hot problems inrecent image communication research area,and the range MPEG2 hasinfluence on can not be negected.Due to

7、 increasingly multi-standard videocodec solution proposed in the multimedia market,it is necessary tocombine these standards in one decoder chip.These standards all adoptedthe block-based mix coding structure,having similarities among theirsystem architecture,which makes the development of decoder c

8、hipsupporting man standards feasible.Among MPEG2,H.264 and AVS,onlyH.264 and AVS posess the intra-prediction module.In this thesis,a VLSI上海交通大学硕士学位论文IVarchithecure of intra-prediction module supporting H.264 and AVS isproposed.First of all,this thesis introduces the principle of video compressing,lo

9、oks back on the history of development of video coding standards,introduces main-stream standards MPEG2,H.264 and AVS,and taks a lookon the existing video decoding chip,and the design flow of chip;also,thefirst part presents the aim and focus of this thesis.Then,this thesis expatiates the basic prin

10、ciple of prediction coding,summarizes the development of intra-prediction technology,and researchedon H.264 and AVS intra-prediction in terms of algorithm.The research onalgorithm is the theory base of module design in the next step.Based on the analysis of video decoding SOC system,this thesisdesig

11、ns the intra-prediction module in detail,including the interfacebetween module and bus,prediction mode decision module and the mostimportant prediction calculation unit.Design of every module is based onalgorithm,through the analysis of differences and similarities of twostandards.Reconfigurable cal

12、culation unit is dsigned in order to improve theshare of hardware resources.This thesis proposes a hardware architecturethat can support all intra-prediction algorithms including 88 Luma,1616and 816 Chroma macroblock.上海交通大学硕士学位论文VThis thesis implements the intra-predictoin modul using VerilogHDL,and

13、 finishs the function simulation.The correctness of the design is provedby the comparision between the hardware and C reference model.Thisthesis also synthesizes the module and get the resource it taken on FPGAand the frequency.The results shows that the frequency can reach 150MHz,meeting the requir

14、ement of high definition realtime decoding.KEY WORDS:H.264，AVS，Decoder Chip，Intra Prediction，Multi-standard，Hardware Architecture上海交通大学硕士学位论文VIII图例索引图例索引图 1-1 视频压缩标准进度图.2图 1-2 H.264 编码器框图.3图 2-1 基于频域的 DC 预测示意图.11图 2-2 44 帧内预测模式下需要的临近像素分布.13图 2-3 44 帧内预测模式下的 8 种预测方向.14图 2-4 44 亮度预测算法示意图.14图 2-5 1616

15、块预测模式.16图 2-6 当前块与邻块位置示意图.17图 2-7 AVS 亮度预测方向.19图 3-1 通用视频解码系统原理框图.22图 3-2 SOC 系统架构.24图 3-3 Video Decoder 各模块划分.25图 3-4 帧内预测模块解码状态转移图.27图 3-5 帧内预测模块框图.28图 3-6 输出像素位置.35图 3-7 帧内预测时序图.36图 3-8 H.264 下预测模式判断流程.37图 3-9 AVS 下预测模式判断流程.37图 3-10 帧内预测模式确定单元框图.37图 3-11 非 16x16 预测时亮度预测模式判断流程.39图 3-12 4x4 及 8x8 亮

16、度预测模式判断模块.40图 3-13 Plane 模式下各行所使用变量A示意图.46图 3-14 变量H、V计算所需参考像素点.47图 3-15 变量H及V计算结构.48图 3-16 Plane 预处理模块.48图 3-17 DC 预测可重用计算结构.49图 3-18 DC 预测值计算单元.50图 3-19 计算公式转换.51图 3-20 可重构运算单元 configurable_cal.51图 3-21 16x16 宏块中像素点计算顺序.52图 3-22 预测值计算单元.53图 3-23 44 预测时后续块需要的参考像素.53图 3-24 88 预测时后续块需要的参考像素.54图 3-25

17、上方参考像素寄存器组.55图 3-26 左方参考像素寄存器组.57上海交通大学硕士学位论文IX图 3-27 左上方参考像素寄存器组.59图 3-28 宏块参数与存储单元映射关系.60图 4-1 用 Testbench 进行验证12.62图 4-2 预测计算单元综合结果.63图 4-3 寄存器组综合结果.64图 4-4 参考设计预测硬件结构44.65上海交通大学硕士学位论文X表格索引表格索引表 2-1 44 帧内预测各模式描述.15表 2-2 16x16 块预测模式描述.16表 2-3 H.264 色度块预测模式描述.16表 2-4 AVS 亮度预测描述.19表 2-5 AVS 色度预测算法.2

18、0表 2-6 H.264 和 AVS 帧内预测算法比较.21表 3-1 H.264 码流时控制命令字格式.29表 3-2 AVS 码流时控制命令字格式.29表 3-3 H.264 码流 44 块预测时 Mode 命令字格式.30表 3-4 H.264 码流 88 块预测时 Mode 命令字格式.33表 3-5 H.264 码流 1616 块预测时 Mode 命令字格式.33表 3-6 AVS 码流时 Mode 命令字格式.34表 3-7 CPU 对语法元素 slice_type 及 mb_type 的处理.37表 3-8 H.264 中 1616 预测模式与控制命令字对应关系.38表 3-9

19、所有预测模式归纳.41表 3-10 预测模式分类.43表 3-11 4x4 预测不同时刻上方参考像素寄存器组中存放像素.55表 3-12 8x8 预测不同时刻上方参考像素寄存器组中存放像素.56表 3-13 4x4 预测不同时刻左方参考像素寄存器组中存放像素.58表 3-14 4x4 预测不同时刻左上方参考像素寄存器组中存放像素.59表 4-1 帧内预测计算单元综合时序结果.63表 4-2 寄存器组单元综合时序结果.64表 4-3 在不同平台上帧内预测模块所占用资源.65表 4-4 计算单元数目比较.66上海交通大学硕士学位论文73缩略语缩略语CCITTInternational Teleph

20、one and TelegraphConsultative Committee国际电话与电报顾问委员会ISOInternational Organization forStandardization国际标准化组织ITUInternational Telecommunication Union国际电信联盟JPEGJoint Photographic Experts Group联合图像专家组IECInternational Electrotechnical Commission国际电工委员会MPEGMoving Picture Experts Group运动图像专家组HDTVHigh Defini

21、tion Television高清晰度电视DVBDigital Video Broadcasting数字电视广播JVTJoint Video Team联合视频组AVSAudio Video coding System音视频编码系统DCTDiscrete Cosine Transform离散余弦变换IDCTInvert Discrete Cosine Transform反离散余弦变换CIFCommon Intermediate Format通用中间格式QCIFQuarter Common Intermediate Format四分之一通用中间格式SNRSignal-Noise Rate信噪比MB

22、AFFMacroblock-based Adaptive Frame Field宏块级帧场自适应CAVLCContext Adaptive Variable Length Coding内容自适应变长编码CABACContext Adaptive Binary Arithmetic Coding内容自适应二进制算术编码FMOFlexible Macroblock Order灵活的宏块次序ASOArbitary Slice Order任意条带排列DPCMDifferential Pulse Code Modulation差分脉冲编码SOCSystem On Chip片上系统ASICApplicat

23、ion Specific Integrated Circuit专用集成电路DSPDigital Signal Processor数字信号处理器RISCReduced Instructioni Set Computer精简指令集计算机HDLHardware Description Language硬件描述语言RTLRegister Transport Level寄存器传输级EDAElectronic Design Automation电子设计自动化FPGAField Pragrammable Gate Array现场可编程门阵列CMDCommand控制命令字上海交通大学硕士学位论文74MUXMu

24、ltiplexer多路选择器IFInterface接口VLDVariable Length Decoding变长解码IQInverse Quantization反量化ITInverse Transform反变换MCMotion Compensation运动补偿MVPMotion Vector Prediction运动向量预测MFMemory Fetch从存储器取出相应像素INTInterpolation插值RECReconstruction像素重建DFDisplay显示输出SESyntax Element语法元素REGRegister寄存器FIFOFirst In First Out先进先出数

25、据缓冲器LUTLook Up Table查找表LELogic Element逻辑单元III上海交通大学学位论文原创性声明上海交通大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名：徐 张 磊 日期：2008 年 1 月 29 日IV 上海交通大学学位论文版权使用授权书上海交通大学学位论文版权使用授权书本学位论文作者完全了解学校有关保留

26、、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。保密保密，在 年解密后适用本授权书。本学位论文属于 不保密 不保密。（请在以上方框内打“”）学位论文作者签名：徐 张 磊 指导教师签名：郑世宝日期：2008 年 1 月 29 日 日期：2008 年 1 月 29 日上海交通大学硕士学位论文1第第1章章 绪绪 论论1.1 课题背景1.1 课题背景1.1.1 视频压缩标准发展视频压缩标准发展1984 年 CCITT

27、（International Telephone and Telegraph Consultative Committee）第 15 研究组发布了数字基群电视会议编码标准 H.120 建议。1988 年 CCITT 通过了视频编码标准 H.261 建议，被称为经典视频压缩编码的一个里程碑。从此，ITU-T、ISO 等公布的基于波形的一系列视频编码标准的编码方法都是基于 H.261 中的混合编码框架。1986 年，ISO（International Organization for Standardization）和 CCITT成立了联合图像专家组（JPEG，Joint Photographic

28、 Experts Group），研究连续色调静止图像压缩算法国际标准，1992 年 7 月通过了 JPEG 标准。1988 年 ISO/IEC（International Electrotechnical Commission）信息技术联合委员会成立了活动图像专家组（MPEG，Moving Picture Expert Group）。1991 年公布了 MPEG1 视频编码标准，码率为 1.5Mbit/s，主要用于计算机 CD-ROM 及家用 VCD的视频压缩；1994 年 11 月，公布了 MPEG2 标准，用于数字视频广播（DVB）、家用 DVD 的视频压缩及高清晰度电视（HDTV）。19

29、95 年，ITU-T 推出 H.263 标准，用于低于 64kbit/s 的低码率视频传输，如 PSTN信道中的可视会议、多媒体通信等。1998年和2000年又分别公布了H.263+、H.263+等标准，主要是在 H.263 的 4 种可选模式的基础上又附加了新的可选模式和其他一些附加特性，目的是拓宽应用领域、提高压缩效率和错误掩盖能力。1999 年 12月份，ISO/IEC 通过了“视听对象的编码标准”MPEG4，它除了定义视频压缩标准之外，还强调了多媒体通信的交互性和灵活性。2001 年 ITU-T VCEG（Video Coding Experts Group）和 ISO/IEC MPE

30、G 成立了JVT（Joint Video Team），致力于新一代视频压缩标准的研究。2003 年 3 月，ITU-T 和 ISO/IEC 正式公布了 H.264 视频压缩标准，不仅显著提高了压缩比，而且具有良好的网络亲和性，加强了对 IP 网、移动网的误码和丢包的处理。2002 年 6 月，我国信息产业部科学技术司批准成立数字音视频编解码技术标上海交通大学硕士学位论文2准工作组（Audio Video coding System，简称 AVS 工作组），目标制定具有我国自主知识产权的音视频编码标准。2003 年，AVS 工作组完成视频标准批稿信息技术 先进音视频编码 的第二部分。2005 年

31、 3 月，信息产业部正式对全社会公式 AVS标准视频部分，同年 5 月，AVS 标准视频部分正式进入国家标准发布程序。并于 2006年 3 月 1 日正式实施。图 1-1用进度图的形式简要描述了视频压缩标准的发展进度。ITU_TITU_TISO/IECISO/IECAVS 198419881992199620002004 2006 H.261H.263H.263+H.263+MPEG-2 /H.261 H.264 MPEG-1 AVS MPEG-4图 1-1视频压缩标准进度图Figure 1-1 The road map of video compression standard1.1.2 M

32、PEG2 标准介绍标准介绍MPEG 组织于 1994 年推出 MPEG2 压缩标准，以实现视/音频服务与应用互操作的可能性。MPEG2 标准是针对标准数字电视和高清晰度电视在各种应用下的压缩方案和系统层的详细规定，包含 10 个部分，其中第二部分视频编码部分与 H.262相同。MPEG2 标准建立在 MPEG1 基础之上，并具各扩展功能，既能够满足逐行视频的需求，又能够满足电视领域常用的隔行视频的需求。与之前的标准相比，MPEG2充分利用了更宽搜索范围与更高分辨率的优势，显著提高了运动估计的性能，因此编码器需具有比 H.261 和 MPEG1 高得多的处理能力。MPEG2 中的隔行编码工具包含

33、优化运动补偿的能力，即同时支持基于场和基于帧的预测，并且同时支持基于场和基于帧的 DCT（Discrete Cosine Transform，离散余弦变换）和 IDCT（InvertDiscrete Cosine Transform，反 DCT 变换）。MPEG2 的编码图像被分为三类，分别称为 I 帧，P 帧和 B 帧。I 帧图像采用帧内编码方式，即只利用了单帧图像内的空间相关性，而没有利用时间相关性。P 帧和 B 帧图像采用帧间编码方式，即同时上海交通大学硕士学位论文3利用了空间和时间上的相关性。P 帧图像只采用前向预测，可以提高压缩效率和图像质量。B 帧图像采用双向预测，可以大大提高压缩

34、倍数。1.1.3 H.264 标准介绍标准介绍H.264 是最新一代的视频压缩标准，由 ISO/IEO 下属的运动图像专家组 MPEG和 ITU-T 下属的视频编码专家组 VCEG 共同成立的联合视频小组 JVT 负责完成。技术上，它集中了以往编码标准的优点，并吸收了标准制定中累积的经验。与 H.263+、MPEG4 Simple Profile 相比，H.264 在使用上与上述编码方法类似的最佳编码器时，在大多数码率下最多可节省 50的码率。H.264 在所有的码率下都能持续提供较高的视频质量。H.264 能工作在低时延模式以适应实时通信的应用（如视频会议），同时又能很好地工作在没有延时限制

35、的应用中。H.264 提供包传输网中处理包丢失所需的工具，以及在易误码的无线网中处理比特误码的工具。编码控制变换/量化运动估计熵编码帧内预测运动补偿去块滤波器反变换/反量化解码器输出信号运动矢量残差系数控制信息输入信号帧内/帧间划分成16x16的宏块图 1-1 H.264 编码器框图Figure 1-1 H.264 Coding StructureH.264 标准在进行压缩编码的过程中采用了以下一些编码工具16：1、帧内预测编码（1）1616 块大小的预测方式4 个预测方向（2）44 块大小的预测方式9 个预测方向（3）88 块大小的预测方式9 个预测方向2、帧间预测编码上海交通大学硕士学位论

36、文4（1）采用了多个参考帧，包括长期参考帧和短期参考帧（2）可变块大小运动估计（3）1/4像素精度插值（4）加权预测方式（5）对隔行扫描的视频采用基于帧/场的预测方式3、隔行编码（1）帧场自适应编码图像帧场自适应（PicAFF）宏块帧场自适应（MBAFF）（2）不同的扫描方式4、44 整数余弦变换和 88 整数余弦变换5、去块效应滤波器6、系数扫描方式（1）帧扫描方式（Zig-Zag）（2）场扫描方式7、熵编码（1）指数哥伦布编码（Exp-Golomb）（2）基于上下文的可变长编码（CAVLC）（3）基于上下文的算术编码（CABAC）8、差错恢复工具（1）灵活的宏块顺序（FMO）（2）任意的

37、slice 顺序（ASO）（3）冗余的 slicesJVT 于 2003 年 5 月完成 H.264 基本部分标准制定工作，包含 Baseline profile、Extended profile 和 Main profile，分别包括不同的编码工具。在 2004 年 7 月，JVT又完成了 H.264 FRExt（即：Fidelity Range Extensions）扩展部分（Amendment）的制定工作，包括 High profile（HP）、High 10 profile（Hi10P）、High 4:2:2 profile（Hi422P）、High 4:4:4 profile（Hi4

38、44P）4 个 profile。这 4 个 profile 都以 Main profile为基础，并且为逐渐扩展的包含关系。上海交通大学硕士学位论文51.1.4 AVS 标准介绍标准介绍AVS 标准是信息技术 先进音视频编码系列标准的简称，是我国具备自主知识产权的第二代信源编码标准，是一套包含系统、视频、音频、媒体版权管理在内的完整标准体系，其中第二部分和第七部分是视频压缩标准。AVS 第二部分，即 AVS-P2，俗称 AVS1.0，是针对高分辨率的视频压缩标准，其编码效率是 MPEG-2 视频标准的 2-3 倍（根据图像尺寸的不同有所不同），逼近国际上的 H.264 标准，而且方案更加简洁，

39、实现复杂度比 H.264 低，在高清晰度应用方面处于国际领先水平，是目前图像通信研究领域的热点问题之一。AVS 标准是以 H.264 框架为起点所制定的，其整体编解码框图和 H.264 一致，如图 1-1所示，整体编码方案仍然采用了运动补偿加离散余弦变换（DCT）的编码结构。但是 AVS 标准相比于 H.264 标准，采用了一批具体的优化技术，避开了国际标准背后的大量复杂的专利，在较低复杂度下实现了与 H.264 相当的技术性能。AVS 标准在进行压缩编码的过程中采用了以下一些编码工具：1、帧内预测编码88 块大小的预测方式5 个预测方向2、帧间预测编码（1）采用了两个参考帧（2）可变块大小运

40、动估计（3）1/4 像素插值（4）加权预测方式（5）对隔行扫描的视频采用基于帧/场的预测方式3、8x8 整数余弦变换4、去块滤波器5、系数扫描方式6、系数扫描方式（1）帧扫描方式（Zig-Zag）（2）场扫描方式7、熵编码基于上下文的变长编码（2D-VLC）目前，AVS 己定义了一个档次（Profile）,即基准档次。这个档次又定义了 4个级别（Level），用于标清（SDTV）的 4.0（4:2:0）级别和 4.2（4:2:2）级别，以上海交通大学硕士学位论文6及用于高清（HDTV）的 6.0（4:2:0）级别和 6.2（4:2:2）级别。1.2 视频解码芯片研究现状概述视频解码芯片研究现状

41、概述国内外许多高校及研究所对视频编解码芯片都展开了研究。国外的研究目前主要集中在 H.264 编解码芯片的实现。文献14文献26主要对用于高清和标清电视的 H.264 解码芯片进行研究，文献27文献29主要对用于便携式设别的 H.264解码芯片进行研究。而在编码芯片中，帧内预测模块也是十分重要的，文献30文献33对 H.264 编码器进行了研究，主要对帧内预测模式的选择以及计算结构的优化方面提出了许多方法。国内高校同样致力于视频解码芯片的研究和开发，除H.264 标准之外，还对中国自主产权的 AVS 标准在芯片上的实现进行研究，如文献34文献40。帧内预测是视频解码系统中的重要部分，其中各种帧

42、内预测算法在硬件上的实现是最重要的内容，也是帧内预测模块实现研究的重点所在。H.264 帧内预测模块已有大量的研究成果：文献14文献21对 H.264 标准中44 块 9 种、1616 块 4 种以及 88 色度块 4 种共计 17 种预测模式进行了分析，尤其对 Plane 模式的计算方法进行分析转化，设计出可重构的同时支持 17 种预测算法的帧内预测器；文献22将帧内预测分为四类：Luma4x4，Plane，DC，HV，分别设计相应的预测器；文献23从算法和硬件结构上进行优化，考虑帧内预测计算结果的一致性，以及计算公式中可共用的中间计算结果，设计一种电路，实现所有 17 种算法；文献27文献

43、29将帧内预测计算分成 44 亮度、1616 亮度、88色度四类，为每类设计相应的硬件电路；文献34对帧内预测模块从算法上进行分析，去除了 Plane 预测模式，提出了支持其余所有模式的可同时用于编解码的运算结构；文献34提出了一种基于可重构设计的并型结构的 H.264 帧内预测器，在分析 17 种帧内预测值求解算法的基础上，利用其运算上的相似性，将所有运算单元集中到一个预算单元中；文献35分析了 H.264 标准的帧内预测的 17 中帧内预测模式，对于每个 44 大小块的 16 个像素点的不同预测公式之间的相同运算，采用数字强度缩减的方法去除计算的冗余，提出了一种高并行读的帧内预测器，可以每

44、个时钟周期处理一个 44 块中 16 个像素点的预测值。AVS 解码器实现的研究目前不多，文献36提出了一种可重架构的并行结构AVS 帧内预测解码器，将所有的预测模式的计算都集中到一个并行运算的运算模块中。上海交通大学硕士学位论文7目前对 H.264 和 AVS 标准中帧内预测模块的实现均有大量的研究，但是在对同时支持多标准中的帧内预测模块实现方面研究还很少。此外，对 H.264 FRExt 扩展部分所增加的 88 亮度块、1616 色度块以及 816 色度块的帧内预测实现的研究尚为空白，这也将是本论文重点研究的方向。1.3 课题研究目标及意义课题研究目标及意义视频解码芯片设计中的一个关键问题

45、是解码芯片对众多视频格式的支持问题。目前市场上主流的视频压缩编码技术有 MEPG2/4、H.264、VC1、AVS 等多重标准，面对多标准共存，并且在短时间内很难统一的局面，产品的兼容性要求就自然显得很重要，能够兼容多种标准、多种格式的视频编解码芯片的设计具有重大的意义。支持多标准的视频解码芯片又称为“多模”芯片，多模芯片成为很多芯片设计公司解决多标准共存局面的途径。采用这种“多模”芯片，不仅能够为整机厂商提供足够的灵活性，而且能够为整机客户带来很多好处。对多种标准的支持必然导致芯片复杂度的增加、芯片面积和功耗的激增，如何在保证解码速度与质量的前提下，提高设计的复用程度并且完成芯片设计成为整个

46、研究的重点。本课题的主要内容是对多模视频解码 SOC 中的帧内预测部件实现进行研究。解码 SOC 同时支持 H.264、AVS 和 MPEG2，要求能够对 H.264 Main Profile、AVSLevel 4.0/6.0 和 MPEG2 MPML 的高清晰度视频码流进行解码。本课题的研究目标是实现一个帧内预测解码模块，不但可以用于多模解码器，也可以单独用于 H.264解码器、AVS 解码器。本课题对支持多标准的视频解码器进行研究，不仅关系到视频解码技术本身的发展，有着其理论学术意义，更有着其积极的实际应用价值。（1）推进视频解码芯片设计技术的发展视频解码芯片设计技术经历了由纯电路实现到软

47、硬件协同设计的转变，在保持高性能的前提下，对设计灵活性的要求越来越高，可配置和可重构技术将是芯片设计技术的发展方向。本文将在运算模块与结构的可重用技术方面探索芯片设计技术。（2）推进视频编码标准的应用一个新的编码标准要想成为事实上的行业标准，除了其自身的性能优越以外，更重要的是要建立相应的推广平台。一个能在原有标准上捆绑新标准的芯片无疑对新标准的推广产生巨大的推动作用。我国目前自主制定的自有知识产权的标准上海交通大学硕士学位论文8AVS 尚处于产业化初阶段，如果能够将其与现有标准绑定，开发一个成型的支持包括 AVS、H.264、MPEG2 等在内的多种视频标准的硬件解码器，可以推动了我国自主开

48、发的 AVS 视频编码标准的市场化发展，对其真正占领市场成为行业标准产生巨大的推动作用。（3）满足消费类电子市场的需求目前主流视频压缩编解码技术尚没有一个统一的标准，有 MPEG2、MPEG4、VC-1、H.264、AVS 等。如果能在一块芯片上集成多种处理能力，设计一款能够兼容多种标准的多模视频解码芯片，拓宽产品的应用领域，具有更大的市场竞争力。1.4 论文的主要工作和内容安排论文的主要工作和内容安排帧内预测模块在视频解码系统中主要用于 I 帧的解码，解码后的 I 帧可作为 P帧、B 帧的参考帧。作为 P、B 帧的参考，I 帧的解码质量直接关系到整个视频序列的质量，因此帧内预测模块成为视频解

49、码系统最重要的模块之一。本论文重点研究多模视频解码芯片中帧内预测模块的设计和实现方法，即着重研究 H.264 和AVS 两种标准中的帧内预测算法，以及预测算法的硬件实现。通过对两种标准中解码算法异同的比较，提出一种适用于两种编码标准的帧内预测计算硬件架构，并完成整个帧内预测模块的系统设计。本设计采用 Verilog 硬件描述语言对帧内预测模块进行 RTL 代码编写，并完成 RTL 级功能仿真，最后对模块进行综合，通过综合结果对设计进行评价。本文一共五章，具体内容组织安排如下：第一章是绪论，介绍了课题的研究背景，视频编码标准的发展历程，并对主流的视频编解码标准 MPEG2、H.264 和 AVS

50、 进行了简单介绍；对当前视频解码芯片的研究概况进行了叙述，最后对本课题的研究目标和意义进行说明。第二章对帧内预测技术的原理进行说明，详细介绍了 H.264 和 AVS 标准的帧内预测技术，包括各种预测模式算法以及模式选择技巧，并对两种标准进行了对比分析。第三章讨论了帧内预测模块的硬件设计。首先介绍了整个视频解码系统的一般架构，分析各模块的功能作用，然后提出了视频解码 SOC 的总体架构，接着讨论了帧内预测模块的性能要求，并进行了设计。首先提出整个帧内预测模块解码的系统架构，然后对各个子模块的设计、内部结构和工作流程等进行详细的阐述。第四章进行帧内预测模块的功能仿真和综合。介绍了模块的仿真和综合