应用于无线通信射频前端电路及混合集成接收机研究.pdf

《应用于无线通信射频前端电路及混合集成接收机研究.pdf》由会员分享，可在线阅读，更多相关《应用于无线通信射频前端电路及混合集成接收机研究.pdf（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、杭州电子科技大学硕士学位论文应用于无线通信射频前端电路及混合集成接收机研究姓名：李进申请学位级别：硕士专业：指导教师：程知群20100301杭州电子科技大学硕士学位论文 IV摘 要 近年来，射频(RF)无线通信技术的迅速发展增加了人们对低电压高性能射频前端的需求，无线通讯系统中的关键模块-RFIC 成为当前的研究热点，如：蜂窝式个人通信与基站、无线接入系统、卫星通信、全球卫星定位系统、无线局域网等。射频 IC 的优化设计，除了数字 IC所要求的功耗、速度外，还必须考虑系统部件的噪声、增益、线性度、最大功率传输等因素。同时，由于激烈的市场竞争，通讯系统对射频 IC 的要求也越来越高，低成本、低功

2、耗、高线性度、多功能等已经成为射频集成电路发展的趋势。低噪声放大器（LNA）和混频器是射频前端的关键模块，直接决定接收机的灵敏度和动态范围。因此，怎样提高低噪声放大器和混频器的性能指标一直是人们研究的热点，本文对低噪声放大器和混频器的发展状况做了总结，然后分别从线性度提高和噪声优化两个方面对低噪声放大器和混频器设计进行了深入的研究。首先，本文对射频电路里面常用的 S 参数、两端口网络、增益、噪声、线性度等常见的概念做了分析与说明，然后在总结了相关文献资料的基础上，对 LNA 的常见输入阻抗匹配结构、MOS 管的非线性来源和低噪声放大器的线性化技术进行了分析和总结。接着论文针对传统的共源共栅低噪

3、声放大器结构提出了一种由 2 个 MOS 管并联构成的 3 阶互调失真吸收单元来提高传统 CMOS 共源共栅 LNA 线性度的方法。与传统结构相比，该方法的输入三阶交调点（IIP3）可以提高近 15dB，电流消耗增加了 1.8mA，噪声增加 0.2dB。其次，本文对混频器的工作原理进行了介绍，总结了常用的增益、噪声、线性度性能的提高技术。通过引入电流注入技术对 Gilbert 双平衡混频器进行了改进，设计了一种高增益低噪声的 Gilbert 混频器，通过仿真和优化，此改进的 Gilbert 混频器的增益（CG）达到了 17.4dB，噪声系数约为 8.8dB；然后，在传统电流注入混频器的基础上引

4、入电感调谐的方法来改善混频器增益和噪声，线性度也有一定程度的提高，仿真结果表明，与传统电流注入混频器相比，改进型电流注入混频器电路，当本振功率为-3dBm 时，增益提高了 1.76dB，IIP3 提高 2.1dBm,噪声系数降低了约 1dB，本次设计采用 SMIC 0.18um CMOS 工艺库。第六章采用混合集成方法设计了 UHF 频段的接收机，测试结果表明：在信噪比要求为 12dB 的条件下，灵敏度达到-115dbm，本振及镜像抑制良好，已经达到设计要求。最后，第七章对本文的设计做了总结。关键词：关键词：射频前端电路，低噪声放大器，混频器，CMOS 工艺，UHF，接收机 杭州电子科技大学硕

5、士学位论文 VABSTRACT The wireless communication systems,such as cordless,GPS,and Bluetooth applications,etc,have increased the demand for low-cost and high performance front-end receivers.The need for low voltage operating RF chips with low power dissipation and high performance are increasing rapidly.Th

6、e system components,such as noise,gain,linearity,maximum power transmission and other factors must be considered in the design of RFIC,in addition to the required of power consumption,speed of digital IC.At the same time,under the drastic market competition,telecommunication system with low cost,low

7、 power dissipation and multifunction become the development trend of radio frequency integrated circuits.The LNA and Mixer are the important components of a typical frond-end circuit,which directly determine the receiver sensitivity and dynamic range.So,improving the performance of LNA and MIXER bec

8、omes a popular issue.This thesis explores design techniques for low noise amplifier and mixer by focusing on noise optimization and linearity improvement.Firstly,the thesis gives analysis about the common conception of RF design,such as S-parameter,two port network,gain,noise,linearity,etc.Then it s

9、ummarizes the universal structures of input impedance matching,sources of MOSFET non-linearity and linearization technologies for low noise amplifier.A new linearization method is then proposed for linearizing the traditional structure of cascode LNA,and the linearity is improved by a 3rd intermodul

10、ation distortion sinker which comprised of two MOS FET.Compared with traditional structure,proposed circuits have an IIP3 improvement of 15dB,current dissipation of a 1.8mA increase and noise figure of about 0.2dB increase.Secondly,the thesis introduces the basic theory of mixer and sums up boosting

11、 techniques for gain,noise and linearity performances.The thesis also offers modifications to the Gilbert double-balanced mixer by adopting method of current injection,the simulation results show that the modified Gilbert mixer has achieved a conversion gain of 17.4 dB,NF of 8.8dB.Then based on the

12、current bleeding mixer,a tuning inductor is used to improve the conversion gain and noise figure of mixer,and a certain improvement of linearity is also obtained.Compared with the conventional current bleeding mixer,when the LO power is-3dBm,the improved Gilbert mixer has the gain increase of 1.76 d

13、B,IIP3 increase of 2.1dBm,NF decrease of 1dB.Designs in this thesis are based on SMIC 0.18m RF CMOS technology.A UHF band receiver is designed in chapter 6,using mixed-integrated method.Test results show that:under 12dB SNR conditions,the sensitivity reaches to-115dbm,local oscillator and 杭州电子科技大学硕士

14、学位论文 VIimage rejection has been promising to meet the design requirements.Lastly,chapter 7 summarizes the above design work.Keywords:RF Front-end Circuit,Low Noise Amplifier,Mixer,CMOS Technology，UHF，Receiver 杭州电子科技大学硕士学位论文 III 杭州电子科技大学杭州电子科技大学 学位论文原创性声明和使用授权说明学位论文原创性声明和使用授权说明 原创性声明原创性声明 本人郑重声明：所呈交的

15、学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。申请学位论文与资料若有不实之处，本人承担一切相关责任。论文作者签名：日期：年 月 日 学位论文使用授权说明学位论文使用授权说明 本人完全了解杭州电子科技大学关于保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属杭州电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为杭州电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校

16、可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密论文在解密后遵守此规定）论文作者签名：日期：年 月 日 指导教师签名：日期：年 月 日 杭州电子科技大学硕士学位论文 1第 1 章 绪论 1.1 射频集成电路的发展及研究前景 近年来，通信技术以惊人的速度发展，而射频(RF)无线通信技术的发展显得尤为迅猛。当今，射频无线通信技术已经被广泛应用于生活的各个方面，如：蜂窝式个人通信与机站、无线接入系统、卫星通信、全球卫星定位系统、无线局域网等。随着多种无线通讯系统的蓬勃发展，使无线通讯系统中的关键模块射频集成电路(RFIC)成为当前的研究热点。射频IC的优化设计，除了

17、数字IC所要求的功耗、速度、产量外，还必须考虑系统部件的噪声、增益、线性度、最大功率传输等因素。同时，由于激烈的市场竞争，通讯系统对射频IC的要求也越来越高，低成本、低功耗、高线性度、多功能等已经成为射频集成电路发展的趋势。21世纪是信息技术高度发展的时代，以微电子为基础的电子技术是推动信息技术发展的物质基础。集成电路是微电子的核心和主体，也是电子信息产业的基础。现代的无线通信系统中，由于 CMOS 工艺生产费用低，集成密度高，且静态时电路不存在直流电流，收发机的数字处理部分大多采用 CMOS 工艺实现。但由于 CMOS 器件的跨导小，并且 CMOS 工艺实现的射频电路通常衬底的损耗较大，收发

18、机的射频前端电路一般采用双极型工艺或砷化镓工艺。而通常无线通信系统中的数字基带部分占芯片面积的 75以上，考虑到集成度及成本等指标的要求，只有实现 CMOS 集成射频前端，才能最终实现无线通信系统的单片集成。随着深亚微米 CMOS 工艺的不断进步和成熟，其沟道长度不断减小，截止频率 ft不断增加，深亚微米 CMOS 工艺其 MOSFET 的特征频率已经达到 50GHz 以上，再加上 CMOS 工艺与其他工艺相比具有工艺成熟、应用广泛、价格低、集成度高、功耗小等特点，用 CMOS 工艺设计射频集成电路 RFIC(radio frequency integrated circuits)已经成为近几

19、年世界性范围内研究的热点，世界各国的研究人员在 CMOS 射频集成电路的设计和制作方面进行了大量的研究。美国许多成功的新兴集成电路无晶圆厂芯片设计公司(fabless)和众多的芯片设计start-ups 都比较集中在这一领域。在 5GHz 以下，基于 CMOS 工艺制造的硅射频集成电路，在性能各方面已经能与 GaAs RFIC 及锗硅 RFIC 一争高下，且在成本上具有明显的竞争优势，在无线通讯、卫星定位导航等领域得到了广泛应用。利用 CMOS 工艺实现的 RFIC 在上世纪九十年代中期开始起步和发展，表 1.1 列出了 RF CMOS 器件按比例缩小后主要参数的变化1。杭州电子科技大学硕士学

20、位论文 2表 1.1 RF CMOS 器件按比例缩小后的主要参数变化 0.25m 0.18m 0.13m 90nm Vdd(V)2.5 1.8 1.3 1-1.2 Vth(V)0.46 0.42 0.34 0.29 fT(GHz)30 60 80 120 fmax(GHz)40 80 120 150 gm(mS/um)0.3 0.4 0.6 1.0 r0(KOhm-um)129 67 24 6 gmgr0 36 27 14 5 随着器件特征尺寸的不断缩小，MOS 器件的特征频率Tf、最高频率maxf和噪声性能等都有很大提高，可以获得很好的射频特性2。特别是跨入 90 nm 以后，RF CMOS

21、 器件已经可以工作在 40GHz 到 100 GHz 范围3。RF CMOS 工艺既继承了数字 CMOS 工艺的功耗低、集成度高、成本低等众多优点，同时又显示出很好的射频特性，已开始应用于设计以往只能采用 BiCMOS、GaAs 和 SiGe 工艺实现的电路。当前，各种制作 RFIC 的工艺技术的竞争相当激烈，不同工艺适用于不同的场合，它们的比较结果可见表 1.24。表 1.2 RFIC 制作工艺比较 优点 缺点 适用 GaAs 具有固有的高速性能和极好的高频特性，能提供很高的隔离度和极低的损耗 不利于实现 SOC，并且成本也高 高频模块单元的实现，如功率放大器（PA）和低噪声放大器（LNA）

22、氮化物半导体 其电子饱和速度很高,工作频率可达到亚毫米波和准光波频段 目前还有一些技术障碍,正处于研究中 可用于大功率、高速、高温工作的RF单元电路的制作 硅双极 具有模拟电路的速度和精度优势,在 CMOS 技术发展之初,其技术优势远逊于双极,因此早期 RF 电路多采用双极工艺制作 功耗较大,不适宜大规模的 RFIC 系统集成 集成度较高，高频特性较好，比较适合于混合电路的设计 RF CMOS 成本低，功耗低、集成度高。截止频率不断得到提高 高频性能有待提升适于数字基带电路设计，并已开始应用于设计以往只能采用BiCMOS、GaAs 和 SiGe 工艺实现的电路，是 RF SOC 设计的重要选择

23、 RF CMOS 技术的进步充分表明它已可以实现应用于宽带无线通信系统和高数据率交换装置的 RFIC 芯片。特别是在通讯系统对 RFIC 不断提出低成本、低功耗、小尺寸、高集成度、高可靠性、多功能等要求的推动下，RF CMOS 技术正成为 RFIC 制作的热门选择，是实现数字与射频系统单片集成的 RF SOC 芯片很有发展前途的技术。杭州电子科技大学硕士学位论文 31.2 国内外研究动态 快速增长的无线通信市场造成了对射频集成电路的需求不断增加。近年来，随着特征尺寸的不断减小，深亚微米 CMOS 工艺其 MOSFET 的特征频率已经达到 200GHz 以上，使得利用 CMOS 工艺实现 GHz

24、 频段的射频电路以及亚毫米波电路已经成为可能。在现代的收发机设计中，为了降低成本与功耗，将整个射频前端甚至基带信号处理部分集成到一片芯片上已经成为趋势。最近几年，世界各国的研究人员在 CMOS 射频集成电路的设计和制作方面进行了大量的研究，使 CMOS 射频集成电路的性能不断得到提高。国外在该方面已经取得了很大的突破，目前国际上先进的集成电路制造商，其 90 nm 和65 nm 的工艺技术已经成熟，45nm 工艺也已经投入商用，如 Intel 公司其 32nm 的 CPU 已经研制成功，并预计 2009 年底其 32nm 工艺线将投入生产5。国外很多知名的公司、大学和研究所已经用 CMOS 工

25、艺实现了高性能的低噪声放大器（LNA）、压控振荡器(VCO)和混频器(Mixer)甚至是整个收发机(Transceiver)。硅谷新兴 Berkana 无线公司推出了一款全 CMOS 单片收发器6，该公司表示，此芯片可以满足GSM手机对功耗、性能、体积、成本和多模灵活性要求。它采用TSMC 0.18um RF CMOS工艺来进行制造，集成了针对 GSM-850、EGSM-900、DCS-1800 和 PCS-1900 应用的 4 频段低噪声放大器，内含一个 VCO，以及与基带相连的数字或标准 I/Q 模拟接口。Broadcom 公司研制的基于 802.11a 无线局域网的收发器7，采用 0.1

26、8um CMOS 工艺实现，频段范围为 4.92-5.845GHz，整体噪声系数为 3.5dB，发射时输出饱和功率达到了 23dBm。斯坦福大学的微波集成电路实验室，已经做成 5GHz 的无线局域网的接收机前端8，它采用 0.25um CMOS 工艺实现，整体噪声系数为 7.2dB，输入三阶交调点-7dBm。文献9报道的无源混频器采用 0.18m CMOS 工艺制成，工作电压为 1.8V，噪声系数为12.9dB，电压增益为 15.7dB，输入三阶交调为 1dBm。国内采用 CMOS 工艺实现射频 RF 集成的研究工作只是在近几年才在一些高校和研究所中开展起来，主要研究单位有东南大学射频与光电集

27、成电路研究所(射光所)、上海清华晶芯微电子、复旦大学微电子学系、中科院嘉兴微电子研究所、上海鼎芯半导体和杭州士康射频技术有限公司等。上海清华晶芯微电子有限公司首次在国内研制成功 2.4GHz 射频前端芯片组 CMOS 集成电路，它采用台积电 0.18um RF CMOS 工艺。此项目突破了 RFIC（射频集成电路）产品设计的高难度障碍，填补国内空白，并为进入 3G 等众多的需要 RFIC 的无线通信领域奠定基础。锐迪科微电子、广晟微电子公司是本土专注于 RFIC 研发的业内领先企业，其中锐迪科微电子公司已推出 SCDMA/PHS/DAB/D-VBS/FM/Walkie-Talkie 的完整解决

28、方案10，广晟微电子公司也推出了 SCDMA 等系列射频收发芯片11。近日来，中国科学院微电子研究所采用 0.18um RFCMOS 工艺一次流片即测试成功了以下杭州电子科技大学硕士学位论文 4几款关键核心电路12：1、3.9-4.9GHz 锁相环式频率综合器芯片：该频率综合器中的 VCO 振荡频率可以覆盖 3.9-4.9GHz，可以在该范围内实现频率的精确锁定，相位噪声小于-95dBc/Hz1MHz offset，参考杂散小于-40dBc；2、6.5-7.2GHz 压控振荡器芯片：该 VCO的频率调谐范围达到 700MHz，相位噪声小于-90dBc/Hz1MHz offset；3、6-9GH

29、z 低噪声放大器芯片：该 LNA 在 6-9GHz 的范围内增益大于 18dB，S11、S22 均小于-10dB；4、6-9GHz下变频器芯片：该电路可以将 6-9GHz 的超宽带射频信号下变频至模拟基带信号，变频增益大于 5dB。以上报道表明，我国在 CMOS 射频集成电路方面，近几年来已经开展了大量研究，也取得了很大的突破。然而，相对于目前在市场上占据主导地位的领先的国际半导体公司来说，无论在规模还是在技术上，国内公司都无法与之相提并论，中国 IC 设计的整体水平要落后于美国两代13。虽然 RF CMOS 技术有良好的发展前景，但是采用 RF CMOS 工艺设计 RFIC 也存在诸多挑战。

30、1、缺乏高质量的无源器件和准确的无源器件模型。由于衬底损耗的影响，使得集成无源元件（特别是电感）的品质因子都很低，对于某些要求较高的应用，采用集成无源元件很难满足系统要求。而且，芯片制造厂家也很少给出（或仅给出少数）准确的无源元件模型，从而给芯片设计带来困难。2、如随着频率的不断提高，RF CMOS 工艺将出现寄生效应变复杂14、衬底损耗问题。CMOS 工艺的衬底不是理想的地平面，一般将其等效为一个电阻性网络，它通过电容性耦合给集成电路各元件及连线带来损耗。特别是在深亚微米技术下，衬底都采用外延性衬底，衬底损耗将更加严重。3、衬底噪声耦合问题。在 CMOS 工艺中，各个元器件都共用同一个衬底。

31、由于衬底不是理想的地平面，使得各个模块之间会通过衬底互相干扰，特别是数字部分对模拟、射频部分的影响尤其严重。由于 CMOS 工艺没有提供很好的隔离措施，使得采用 CMOS 工艺来实现集成无线收发机存在很大的挑战。基于以上原因，必须在电路级采用新的设计技术才能实现与其他工艺相当的性能要求。在射频产品成本降低的驱动下，如何采用成本低廉、集成度高的 CMOS 工艺实现高性能的射频集成电路成为射频集成电路设计研究的焦点。从以上分析可以看出，其一，我国的 RFIC 设计行业和国外还存在一定的差距；其二，RF CMOS 工艺技术虽然有良好发展前景，但也存在诸多挑战，需要采用新的设计技术加以克服。基于此二点

32、考虑，本文深入研究基于 RF CMOS 工艺的射频前端电路的设计技术，具有重要的理论意义和广泛的应用前景。1.3 论文的主要内容及安排 基于这种背景，本文研究了应用于蓝牙系统的高线性度低噪声放大器，对CMOS低噪声放大器的各种电路结构和技术进行研究，并在此基础上来设计工作在2.45GHz的高线性低噪声放大器；其次，研究了直接下变频混频器噪声产生的机制及常用噪声消除的一些方法，应用带杭州电子科技大学硕士学位论文 5有消除开关级闪烁噪声的并联电感技术、电流注入等技术，设计了应用于GPS系统低闪烁噪声的直接下变频混频器。以上设计均采用SMIC标准CMOS 工艺设计模型进行仿真验证，完成版图设计和后仿

33、真工作。文章的安排如下：第二章首先介绍了S参数的基本原理和射频电路里常见的性能指标，然后对CMOS低噪声放大器的各种电路结构和技术进行了分析，特别研究噪声取消技术和线性度提高技术，并在此基础上来设计工作在2.45GHz的高线性低噪声放大器。第三章首先对混频器的工作原理和几种典型的结构进行研究，了解当前混频器的发展状况和发展趋势，以及当前针对混频器的各种改进技术。然后对目前广泛应用的各种改进结构做了总结。第四章介绍了电流注入混频器的工作原理，并对电流注入混频器的性能进行了详细的分析与研究，然后利用跨导互补电流注入技术设计了一种高增益低噪声CMOS混频器。其次，讨论了消除闪烁噪声的电路技术，给出了

34、改善混频器闪烁噪声的几种电路结构。着重分析了带有源级并联电感消除闪烁噪声的工作原理，并应用此技术设计低噪声的直接下变频混频器。第五章则介绍了所设计的CMOS射频电路的版图。对于射频电路而言，不但电路的设计很重要，版图也很重要。错误或是不当的布局布线将恶化电路指标，甚至使设计的电路功能无法实现。本章首先在阅读参考文献和实际设计经验总结的基础上依据版图的设计流程介绍了射频MOS电路版图设计的一些要点，然后介绍了本文设计的LNA和混频器版图。第六章采用混合集成方法设计了UHF频段的接收机，对接收机的各个模块进行了分析与设计，并且给出了模块测试结果与系统测试结果。第七章总结了本论文的工作，给出了今后需

35、要进一步研究的方向。杭州电子科技大学硕士学位论文 6第 2 章 低噪声放大器电路设计 低噪声放大器(LNA)是接收器的第一级增益级电路，它必须同时满足多个性能要求，这使得低噪声放大器的设计成为射频电路设计的一大难题。天线接收到的射频信号一般非常微弱，通常在-100dBm(3.2uv)-70dBm(0.lmv)之间15，低噪声放大器的后续级电路，如:混频器不可能做到高增益和低噪声，因此 LNA 必须满足一定的增益要求。为了提高信号解调的可靠性，接收到的信号需要有一定的信噪比(SNR)，这就要求低噪声放大器本身引入的噪声尽可能小。有时，天线有可能接收到比有用信号强度大得多的噪声或干扰信号(一般统称

36、为阻塞信号)，所以低噪声放大器必须有足够的线性，在出现阻塞信号时，也能够正常地放大有用信号。总之，LNA 设计要在噪声系数(NF)、增益、线性、和功耗等性能之间折衷考虑，其主要目的就是在一定的功耗限制下，同时得到最优的噪声性能和输入匹配，并满足一定的增益和线性要求。2.1 放大器主要性能指标 本节对放大器设计的几个重要参数进行了描述和分析，包括散射参数、稳定性、增益、噪声和线性度。2.1.1 散射参数 散射参量，一般也称为 S 参数，被广泛应用于微波和射频电路的分析和设计。当一个多端口网络插入到传输线中，功率波被传输或反射，S 参数就是用入射功率波和反射功率波的方式来表达该网络的输入、输出关系

37、。图 2.1 所示的双端口网络可以用 S 参数表示为式(2.1)和(2.2)，其中 al 和 a2 表示入射功率波，b1 和 b2 为表示反射功率波，则各个 S 参数的定义如式(2.8)15。虽然端口 1、2 可以有不同的特性阻抗，但在这里两个端口都使用特性阻抗 Z0。图 2.1 双端口网络示意图 1()2iic icaVZ iZ=+(2.1)双端口网络a1b1a2 b2端口2杭州电子科技大学硕士学位论文 71()2iic icbVZ iZ=(2.2)其中，cZ为两个端口所接传输线的特性阻抗，iV和ii为第 i 端口的电压和电流。令端口 i的入射波电压为Vi+，反射波电压为Vi，入射波电流为i

38、i+，反射波电流为ii，则ia和ib就是归一化的入射波电压（电流）和反射波电压（电流）：图 2.2 双端口网络示意图 VVViii+=+(2.3)iiiiii+=+(2.4)cViiZciiZa+=(2.5)ccViiZ iiZb=(2.6)此时有：1122bS11S12abS21S22a =(2.7)散射矩阵中的各项称为双端口网络的 S 参数，由上式可以看出：111 112bS aS a 221122bS aS a (2.8)=01111bSaa=02211bSaa=双端口网络a1b1a2=0 b2Vg1Zs=ZcZcZcZL=ZcGin双端口网络a1=0b1a2 b2ZcZcGoutZs=

39、ZcVg2ZL=Zc杭州电子科技大学硕士学位论文 8=022221bSaa=011221bSaa=(2.9)上式中的=01a或=0a表示在 1 端口或 2 端口没有电磁波进入网络，即 1 或 2 端口所接负载是匹配负载。当端口 2 接匹配负载，=0a，由式可知，1=01-inc111in1incVZ ZbSaaVZZ+=(2.10)()222=0g1g102222222111c 1ivVZcVVbSaaVVVZ iZc+=+(2.11)其中，in 为端口 1 向双端口网络看过去的反射系数，inZ为端口 1 向双端口网络看过去的输入阻抗，g1V为电源电压。可见，端口 2 接匹配负载时，11S即为

40、端口 1 向双端口网络看过去的反射系数in，21S为该双端口网络的前向电压增益。2=02-outc222out2outcVZZbSaaVZZ+=1 (2.12)()1=00222+11-1111221g2g22c 2ivVZcVVbSaaVVVZ iZc=+(2.13)其中，out为端口 2 向双端口网络看过去的反射系数，outZ为端口 2 向双端口网络看过去的阻抗，g2V为电源电压。可见，端口 1 接匹配负载时，22S即为端口 2 向双端口网络看过去的反射系数out，12S为该双端口网络的反向电压增益。2.1.2 稳定性 稳定性是射频放大器的另一个非常重要的性能指标，只有当放大器是稳定的，放

41、大器的其它性能指标，如增益，噪声指数等才有意义。假设放大器的输入阻抗为iiiZRjX=+，则得到输入反射系数的模，如式(2.14)16。由式(2.14)可以看出，当输入阻抗iZ的实部为负数，即iR1，如果负的输入阻抗补偿了输入端接网络的损耗，这时就有可能发生振荡，放大器就有可能不稳定。同样的，相同的情形也可能发生在输出端。如果所有的输入、输出端接网络分别满足不等式(2.15)和(2.16)，则放大器是无条件稳定的17，否则就有可能不稳定或者是有条件的稳定。式(2.15)和(2.16)意味着放大器的输入、输出阻抗的实部都是电阻性的。无条件稳定的两个不等式也可以用 S 参数和稳定因数 K 表示为式

42、(2.17)(2.18)(2.19)，其中稳定因数 K 如式(2.20)。()()22-2i0in0iin2in0i0iR-Z+XZ ZZZR+Z+X+=(2.14)1in (2.15)杭州电子科技大学硕士学位论文 91out (2.16)111S (2.17)122S (2.19)222211221122122111221-S-S+S S-S SKS S=(2.20)2.1.3 增益 射频放大电路稳定性是放大电路设计中最重要的因素，第二重要的因素就是放大器的增益。射频放大电路稳定性是放大电路正常工作的基本条件。放大电路的增益是放大电路的最重要性能指标，也是放大电路的一个基本参数。在低频放大电

43、路中，通常用电压放大系数表示放大电路的增益。在射频放大电路中，增益常常用功率增益进行描述。如，工作功率增益 GP、可用功率增益 GA、转换功率增益 GT等。它们的含义16 17是 LapSaPGP=(2.21)LASPGP=(2.22)LtSaPGP=(2.23)其中，LaP为负载从射频电路网络可以获得的最大功率，LP为负载从射频电路网络获得的实际功率，SaP为射频电路网络从信号源可以获得的最大功率，SP为射频电路网络从信号源获得的实际功率。对于实际的低噪声放大器，功率增益通常是指信源和负载都是 50 欧姆情况下实测的增益。其表达式为放大器输出功率与输入功率的比值16：outinGPP=(2.

44、24)提高低噪声放大器的增益对降低整机的噪声系数非常有利，但低噪声放大器的增益过高会影响整个接收机的动态范围。所以，一般来说低噪声放大器的增益确定应与系统的整机噪声系数、接收机动态范围等结合起来考虑。2.1.4 噪声 射频放大器的噪声性能用噪声系数 F 或噪声指数 NF 来描述。噪声系数表明了放大器所造成的信噪比的降低，它定义为放大器输入端信噪比 SNR 和输出端信噪比 SNR 的比值16，如式(2.25)所示。而噪声指数是噪声系数的对数形式，如式(2.26)，它的单位为分贝(dB)。杭州电子科技大学硕士学位论文 10 inoutSNRFSNR=(2.25)10logNFF=(2.26)2.1

45、.5 线性度 当放大器的输入功率较低时，输出功率于输入功率成比例关系。然而，当输入功率超过一定的量值之后，晶体管的增益开始下降，最终结果是输出功率达到饱和。当放大器的增益比其小信号增益低 1dB 时，此点就被称为 1dB 压缩点(图 2.3)，用来衡量放大器的功率容量。交调失真对应于两个频差不大的未调制的谐波信号输入到放大器所产生的相应输出。放大器的输入三阶交调截点是一个重要指标。尽管低噪声放大器处于系统设备的前级，基本上工作于弱信号状态，但高增益放大器情况下或微波传输处于上衰落时仍有可能使低噪声放大器末级进入非线性区，而产生交叉干扰。通常是用两个正弦信号频谱分量所产生的谐波成分来分析，若两个

46、频率相差不多的正弦信号1w、2w加到放大器中，将产生许多交调分量：12mwnw m,n=0,1,2 交调分量中的122ww和212ww两个分量的频率最靠近主频率1w和2w，将落在通频带内产生干扰，这个两个频率分量称为三阶交调分量。图 2.3 中基波信号输出功率特性延长线与三阶交调特性延长线的交点为三阶交调截点，它反映了放大器的非线性。三阶交调截点功率输出越大，放大器的线性就越好。图 2.3 1dB 压缩点和三阶交调截点 2.2 低噪声放大器的电路结构 绝大多数应用都要求低噪声放大器具有 50 欧姆的输入阻抗，从而使得的低噪声放大器的输入可以作为片外射频滤波器的终端负载。这是低噪声放大器的设计中

47、必须考虑的一个性能指杭州电子科技大学硕士学位论文 11标。当阻抗不匹配时，射频滤波器到低噪声放大器的功率传输会发生反射，严重影响系统性能。当低噪声放大器的输入与滤波器的输出不能很好匹配时，该滤波器的传输性能持续恶化；通带内衰减增加，并可能出现一个下凹点，增加系统的噪声系数；而对阻带内信号的抑制率下降，降低了滤除干扰信号的能力。对接收机系统来说，通带内衰减增加会降低系统的灵敏度，而对阻带内信号的抑制率下降会影响系统的线性度性能，它们都是不希望出现的效应。目前可以提供电阻性输入阻抗的放大器电路结构主要有四种1718，分别是：输入端并联电阻的共源放大器结构，并联-串联反馈放大器结构，共栅放大器结构，

48、以及源简并电感型共源放大器结构，如图 2.4 所示。下面对前三种电路结构的设计问题进行分析。ZinZin(a)(b)(c)(d)图 2.4 LNA 的四种常见结构：(a)输入端并联电阻的共源放大器结构；(b)共栅放大器结构；(c)并联-串联式反馈结构；(d)电感源端负反馈结构 2.2.1 输入端并联电阻的共源放大器 如图 2.4(a)所示，当放大器需要稳定的 50输入阻抗时，可采用此结构。它是在共源放大器的输入端并联一个 50的电阻来达到输入阻抗匹配的要求。PR提供 50的实部阻抗。忽略gdC的影响，这种放大器的输入阻抗为:1/inPgsZRsC=（2.27）通过设置PR=SR，该放大器可以提

49、供 50的实部阻抗，当gsC不是很大时，可以达到比较好的阻抗匹配性能。但是电阻PR的加入，一方面引入了一个与输入源噪声一样的热噪声。该热噪声使得该放大器的噪声系数至少为 3dB。另一方面又使得信号在进入共源放大器之前就衰减了一半，增加了共源放大器内部产生的噪声对噪声系数的影响。高频下这种放大器结构的噪声性能更差。由于输入端并联电阻的共源放大器的噪声性能很差，所以它不是一种理想的低噪声放大器结构。杭州电子科技大学硕士学位论文 122.2.2 共栅放大器结构 该结构利用了共栅放大器的输入阻抗来达到输入阻抗匹配的要求，结构如图 2.4(b)所示。共栅晶体管的源极阻抗(1/mg)提供输入阻抗的实部。通

50、过调节使1/mSgR，可以实现输入阻抗实部匹配，当输入阻抗的虚部(由 M1源极的寄生电容和 Zs 引起)不是很大时，该放大器也可以实现很好的输入阻抗匹配。在低频时，根据30此结构的噪声因子有个下限F1/+。那么对于短沟道器件而言/2=，F 高达约 4.8dB。在高频下，各种寄生效应和晶体管源端所接偏置阻抗引入的噪声都会降低放大器的噪声性能。因此，在某些噪声性能要求高的情况下，这种结构的放大器不宜采用。2.2.3 并联串联式反馈结构 这种结构利用了并联串联反馈来实现放大器的输入阻抗匹配和输出阻抗匹配，如图2.4(c)所示，文献32,33使用过这种结构。双环反馈降低了器件参数变化对放大器性能的影响