基于_dsp_与_ps2_键盘的通信设计__论文.pdf

《基于_dsp_与_ps2_键盘的通信设计__论文.pdf》由会员分享，可在线阅读，更多相关《基于_dsp_与_ps2_键盘的通信设计__论文.pdf（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、苏州大学本科生毕业设计（论文）第 1 页 共 28 页 基于 DSP 与 PS/2 键盘的通信设计 苏州大学 应用技术学院 05 信息工程 乔俊 2009 年 4 月 目录 前言.5 第 1 章 PS/2 接口硬件.6 第 1.1 节 PS/2 接口标准的发展过程.6 第 1.2 节 物理连接器.6 第 1.3 节 电气特性.7 第 1.4 节 PS/2 协议.7 第 1.5 节 从设备到主设备的通信.7 第 1.6 节 主设备到从设备的通信.9 第 2 章 TMS320C54x 的概述.11 第 2.1 节 TMS320C54x 的硬件结构.11 第 2.2 节 TMS320C54x 的结构

2、特点.11 第 3 章 TMS320C54x 的 McBSP 串口.13 第 3.1 节 McBSP 串口的工作原理.13 第 3.2 节 McBSP 串口的工作方式.13 第 4 章 硬件设计.15 第 4.1 节 PS/2 键盘的输出接口.15 第 4.2 节 McBSP 串口的工作原理.15 第 4.3 节 McBSP 串口和 PS/2 键盘的硬件连接.16 第 5 章 软件设计.18 第 5.1 节 McBSP 的初始化子程序.18 第 5.2 节 键盘扫描码转换子程序.19 5.2.1.PS/2 键盘的编码.19 5.2.2.PS/2 键盘的命令集.19 苏州大学本科生毕业设计（论文

3、）第 2 页 共 28 页 5.2.3.键盘扫描码.19 5.2.4.主机向键盘发送命令.20 5.2.5.键盘的扫描码转换.20 第 5.3 节 中断服务子程序.20 第 6 章 结 语.23 第 6.1 节 本系统的概述.23 第 6.2 节 本系统的不足.23 第 6.3 节 本人的心得体会.23 参考文献.25 致谢.26 附录.27 苏州大学本科生毕业设计（论文）第 3 页 共 28 页 基于 DSP 与 PS/2 键盘的通信设计 苏州大学 应用技术学院 05 信息 乔俊 2009 年 4 月 【摘要】：本文主要介绍了基于 DSP 与 PS/2 键盘的通信设计。由于在嵌入式系统中,经

4、常使用的键盘都是专用键盘。这类键盘都是单独设计制作的,成本高,连线多,且可靠性不高。这些问题在那些要求键盘按键较多的应用系统中显得更加突出。与此相比,在 PC 系统中广泛使用的 PS/2 键盘具有价格低、通用可靠,且使用的连线少（仅使用 2 根信号线）的特点,并可满足多数系统的要求。因此,在嵌入式系统中应用 PS/2 键盘是一种很好的选择。本文在分析 PS/2 协议和 PS/2 键盘工作原理与特点的基础上,实现和 PS/2 键盘的硬件连接方法以及驱动程序的设计。【关键词】：嵌入式系统、PS/2 键盘、TMS320C54x DSP 苏州大学本科生毕业设计（论文）第 4 页 共 28 页 Abst

5、ract:This article mainly introduces the communication design which based on DSP and PS/2 keyboard.We usually use the special keyboard in the case of embedded system.This kind of keyboard is always individually designed,with high-cost,a lot of connections and low-reliability.These problems are especi

6、ally obvious in the application system which needs more keyboard keys.In contrast,the PS/2 keyboard which is widely used in PC system is cheap,general-used,reliable and uses less connections(using only two signal lines),can meet the requirements of most systems.Therefore,it is a very good choice to

7、use PS/2 keyboard in the embedded system.This article based on the analysis of PS/2 protocol and the working principle of PS/2 keyboard,realize the hardware connect way of PS/2 keyboard and the design of driver program.Key words:Embedded systems,PS/2 keyboard,DSP 苏州大学本科生毕业设计（论文）第 5 页 共 28 页 前言前言 随着信

8、息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。随着数字化的急速进程，DSP 技术的地位也突显出来。DSP 芯片的应用几乎电子与信息的每个领域，它的诞生及发展对二十多年来通信、计算机、控制等领域的发展起到十分重要的作用。如，通用数字信号处理、语音识别与处理、图形处理、仪器仪表、自动控制、医学工程、家用电器、通信等。由于 DSP 其处理能力强，在信号分析、数据采集等领域得到广泛使用。但是,该系列的芯片缺乏必要的人机接口支持。同时在嵌入式领域中有时需要进行大量的文字输入、参数修改和数值设定等操作。通常的处理方法是设计专门的键盘处理电路,这不仅要占用许多硬件资源,而且用于按键处理的软件开

9、销也很大。因此，对标准键盘接口进行必要的研究，并将其用于 DSP 系统中，将会极大方便操作，提高工作效率。现行的主机键盘种类很多，但 PS/2 接口的取材广泛、性能稳定、价格低廉,具有一百多个按键,用其作为输入设备具有重要的实际意义。本文在分析 PS/2 协议、PS/2 键盘工作原理和 McBSP 串口的各种工作方式的基础上,发现PS/2键盘与主机的数据交换采用了类似于同步串口的通信协议,只是没有帧同步信号。通过利用 DSP 的 McBSP 串口，当其接收数据时,PS/2 接口的 DATA 数据线的起始位可以作为 McBSP 串口接收的帧同步信号;McBSP 串口发送数据时,PS/2 接口 C

10、LOCK 时钟线可以作为 McBSP 串口发送的帧同步信号。从而在该系统中利用了最少的硬件资源实现了同PS/2 键盘的连接。在软件上利用了 McBSP 串口的灵活配置并采用了串口初始化子程序、键盘中断服务子程序和键盘扫描转换子程序的方式节约了 CPU 的软件开销。实践证明设计的通信方法是切实可行的。苏州大学本科生毕业设计（论文）第 6 页 共 28 页 第第1章章 PS/2 接口硬件 第1.1节 PS/2 接口标准的发展过程 随着计算机工业的发展,作为计算机最常用输入设备的键盘也日新月异。1981 年 IBM推出了 IBMPC/XT 键盘及其接口标准。该标准定义了 83 键,采用 5 脚 DI

11、N 连接器和简单的串行协议。实际上,第一套键盘扫描码集并没有主机到键盘的命令。为此,1984 年 IBM 推出了 IBMAT 键盘接口标准。该标准定义了 84101 键,采用 5 脚 DIN 连接器和双向串行通讯协议,此协议依照第二套键盘扫描码集设有 8 个主机到键盘的命令。到了 1987 年,IBM 又推出了 PS/2 键盘接口标准。该标准仍旧定义了 84101 键,但是采用 6 脚 mini-DIN 连接器,该连接器在封装上更小巧,仍然用双向串行通讯协议并且提供有可选择的第三套键盘扫描码集,同时支持 17 个主机到键盘的命令。现在,市面上的键盘都和 PS/2 及 AT 键盘兼容,只是功能不

12、同而已。第1.2节 物理连接器 一般,具有五脚连接器的键盘称之为 AT 键盘,而具有六脚 mini-DIN 连接器的键盘则称之为 PS/2 键盘。其实这两种连接器都只有四个脚有意义。它们分别是 Clock(时钟脚)、Data(数据脚)、+5V(电源脚)和 Ground(电源地)。在 PS/2 键盘与 PC 机的物理连接上只要保证这四根线一一对应就可以了。PS/2 键盘靠 PC 的 PS/2 端口提供+5V 电源,另外两个脚Clock(时钟脚)和 Data(数据脚)都是集电极开路的,所以必须接大阻值的上拉电阻。它们平时保持高电平,有输出时才被拉到低电平,之后自动上浮到高电平。现在比较常用的连接器

13、如图 1-1 所示。图 1-1 PS/2 接口的 mini-DIN 连接器 苏州大学本科生毕业设计（论文）第 7 页 共 28 页 第1.3节 电气特性 PS/2 通讯协议是一种双向同步串行通讯协议。通讯的两端通过 Clock(时钟脚)同步,并通过 Data(数据脚)交换数据。任何一方如果想抑制另外一方通讯时,只需要把 Clock(时钟脚)拉到低电平。如果是 PC 机和 PS/2 键盘间的通讯,则 PC 机必须做主机,也就是说,PC 机可以抑制 PS/2 键盘发送数据,而 PS/2 键盘则不会抑制 PC 机发送数据。一般两设备间传输数据的最大时钟频率是 33kHz,大多数 PS/2 设备工作在

14、 1020kHz。推荐值在 15kHz 左右,也就是说,Clock(时钟脚)高、低电平的持续时间都为 40s。每一数据帧包含 1112 个位,具体含义如表 1 所列。表中,如果数据位中 1 的个数为偶数,校验位就为 1;如果数据位中 1 的个数为奇数,校验位就为 0;总之,数据位中 1 的个数加上校验位中 1 的个数总为奇数,因此总进行奇校验。第1.4节 PS/2 协议 PS/2 协议是外设与主机之间通信的一种同步双向串行协议，在该协议中主机端拥有较高的优先级，在一定条件下它可以终止外设正在进行的发送过程。该协议采用的短帧格式传送数据的数据帧格式为:1 位起始位(0),8 位数据位，1 位奇校

15、验位，1 位停止位(1)。数据线上的数据发送时低位在前，高位在后，每一位数据的持续时间为 60 一 100 us。在一帧数据的通信过程中主机在时钟的下降沿读取由外设发来的数据，外设在时钟的上升沿读取主机发来的数据。无论是主机端发送信息还是外设端发送信息，同步时钟都是由外设来产生，同步时钟的最大频率为 33KHz，一般情况下使用 10 一 20KHz 的频率。另外需要注意的一点是外设每接收到主机发来的一帧数据，都需要紧随该帧的停止位发送一个握手位 ACK(逻辑 0)应答主机;然后外设还要发一帧应答数据，表示外设已完整地了主机的命令。而主机每收到外设发来的一帧数据则不需要发送这个握手位 ACK，也

16、不需要另外发送应答帧。第1.5节 从设备到主设备的通信 当从设备向主设备发送数据时,这一通信过程发生在工作人员操作外设或外设应答主机端发来的命令时 DATA,CLOCK 信号线空闲状态下维持高电平状态。当外设要发送信息时，它首先检测时钟线是否为高。如果时钟线不是高电平，则主机禁止外设发送，外设需把要发送的信息存储起来待总线空闲时再发送数据。如果时钟线为高，表明总线空闲，外设可以发送数据。苏州大学本科生毕业设计（论文）第 8 页 共 28 页 外设发送数据的时序见图 1-2，数据线在时钟的高电平时期改变状态，时钟的下降沿将数据锁定到数据线上。在时钟频率为 10 一 33KHz 的范围内，从时钟的

17、上升沿到数据被发送至少需要 5 协 s 的时间，从数据被发送到时钟的下降沿的时间大于 5us,而小于 25us。图 1-2 外设发送数据时序图 外设在时钟高电平时期将数据放到数据线上，主机在接收到时钟下降沿后到数据线上读取数据。为了更清楚地理解这一过程，将其详细步骤描述如下:（1）、外设检测时钟线，如果时钟线为低，系统禁止外设发送;如果时钟线为高，继续。（2）、外设检测数据线，如果数据线为低，则主机准备发送数据，外设改变状态，准备接受主机的发送信息、;如果数据线为高，继续。（3）、外设将数据线拉低，以此作为发送起始位，5 一 25ws 后开始产生时钟进行数据发送。（4）、外设在发送过程中的前十

18、个时钟周期里以固定的时间间隔定期地在时钟的高电平时期检测时钟线。如果外设发现时钟线已被主机强行拉低，则该发送过程被终止。（5）、外设最后一次检测时钟线发生在外设产生了第 LO 个时钟上升沿 5ws 以后。（6）、主机在时钟的下降沿到数据线上读取数据，在收到一个完整的信息后，将时钟线拉低禁止外设的下一个发送过程以便处理收到的信息。（7）、主机释放时钟线(将时钟线置为高)表示允许下一个外设发送过程。（8）、该通信过程中的时间参数如图 1-3 所示。上述时间限制有任何一个不满足，主机都将产生一个接收错误。图 1-3 外设发送数据时间参考图 苏州大学本科生毕业设计（论文）第 9 页 共 28 页 第1

19、.6节 主设备到从设备的通信 该过程发生在主机上电自检时，主机发送测试信号检测外设是否存在并判定是何种类型的外设时。在这一通信过程中，同步时钟仍然是由外设产生的，主机发送数据前要通知外设让其产生同步时钟。为了做到这一点，主机首先拉低时钟线以禁止外设的发送，该时钟低电平至少要维持 60 w s;其次主机拉低数据线，以这两个低电平通知外设开始产生同步时钟;然后主机释放时钟线(不释放数据线)，等待外设产生的时钟将时钟线拉低，这个低电平是第一个时钟脉冲，因为此时数据线为低，这个低电平将作为起始位被发送出去。主机在时钟的低电平时将数据放到数据线上，时钟上升沿将数据锁定在数据线上，外设在时钟上升沿后 5

20、一 25 w s 内采样数据线，将数据读人。这一点与外设到主机的通信过不一样的。该过程的时序关系如图 1-4 所示:图 1-4 主机发送数据时序图 主机在时钟的低电平时期将数据放到数据线上，外设在发送了时钟的上升沿后到数据线上取数。为使过程易于理解，将主机的详细动作描述如下:（1）、主机检测外设是否正处于发送过程。若正在发送且已经发送了第 10 个时钟，则主机必须接收外设发送的信息;若正在进行的发送过程没有超过第 10 个日寸钟，则主机强行通过将时钟线拉低终止该发送过程。（2）、主机将时钟线拉低至少 60ws，然后主机拉低数据线，以此低电平作为发送起始位通知外设主机有数据要发送。（3）、主机释

21、放时钟线(将时钟线置为高)，然后等待外设将时钟线拉低。（4）、主机根据待发数据位是 0 或 1 将数据线拉低或置高（5）、主机等待外设将时钟线置高，时钟线被拉高后则等待外设将时钟线拉低。（6）、重复步骤(4)一(5)，直到发送完奇校验位。（7）、主机释放数据线，该高电平即作为停止位。（8）、主机等待外设将数据线拉了联外设发给主机的握手应答位 ACK)。（9）、主机等待外设将时钟线拉低。（10）、主机等待外设释放时钟线和数据线。苏州大学本科生毕业设计（论文）第 10 页 共 28 页 该图中尤其要注意的是主机在时钟的低电平时期将数据放在数据线上，而握手位 ACK则是在时钟的高电平时期被放到数据线

22、上的。该过程的时间参数如下图 1-5 所示:图 1-5 主机发送数据时间参考图 在此过程中，任何一个时间限制不满足，主机都将终止该发送过程并产生一个错误中断。因为主机每发一个命令后都要求外设给予一个字节的应答。所以当上述主机的发送过程完成后，主机将 PS/2 物理端口由发送状态转换为接收状态，等待外设发来的字节应答数据。外设的这一应答起始位必须在 32ms(以图 1-6 中主机的发送起始位为时间零点)内送到主机端，否则主机将产生一个错误中断。在主机发送的通信过程中，外设检测到主机有数据要发送时，即为主机产生同步时钟。所以这一通信过程事实上可以分割成两部分，分别由主机和外设来做。按时间可分割如图

23、1-6 所示，其中(a)部分是由主机完成的，(b)部分是由 外设完成的。(a)部分表示从主机将时钟线拉低到外设开始产生时钟所需的时间，该时间不得超过 15mso(b)部分是从外设发送同步时钟开始的主机的发送过程所需的时间，该时间不育亩迢过 2ms。该发送过程完成后，主机将拉低时钟线禁止外设发送以便其进行一些必要的处理动作，然后主机将释放时钟线。由于主机发送的命令需要外设的应答，该应答数据必须在主机释放时钟线后的 20ms 内开始发送，否则主机将产生一个错误。图 1-6 主机发送数据时钟产生图 该图中要注意主机在时钟的低电平时期将数据放在数据线上，而握手位则是在时钟的高电平时期被放到数据线上的。

24、苏州大学本科生毕业设计（论文）第 11 页 共 28 页 第第2章章 TMS320C54x 的概述 第2.1节 TMS320C54x 的硬件结构 TMS320C54X DSP采用先进的修正哈佛结构和8总线结构，是处理器的性能大大提高。其独立的程序和数据总线，提供了高度的并行操作，允许同时访问程序存储器和数据存储器。此外，还可以在数据总线和程序总线之间相互传递数据，从而使处理器具有在单个周期内同时执行算数运算、逻辑运算、位移操作、乘法累加运算及访问程序和数据存储器的强大功能。TMS320C54X 系列 DSP 芯片虽然产品很多，但其系统结构基本上是系统的。它的硬件结构基本上可分三大块：（1）、C

25、PU 包括算术逻辑运算单元（ALU）、乘法器、累加器、位移寄存器、各种专门用途的寄存器、地址生成器及内部总线。（2）、存储器系统 包括片内程序 ROM、片内单访问的数据 RAM 和双访问的数据RAM、外接存储接口。（3）、片内外设与专用硬件电路 包括片内的定时器、各种类型的串口、主机接口、片内锁相环（PLL）时钟发生器及各种控制电路。（4）、此外，在芯片中还包含有仿真功能及其 IEEE1149.1 标准接口，用于芯片开发应用时的仿真。第2.2节 TMS320C54x 的结构特点（1）、改进的哈佛结构。围绕一组程序总线，三组数据总线和四组地址总线建立的哈佛结构，使得性能和多功能性都得以提高。（2

26、）、具有高度并行性和专用硬件逻辑的 CPU 设计，使芯片性能大大提高。（3）、高度专业化指令集，更适用于快捷算法的实现和高级语言编程的优化。（4）、模块化结构的设计，使器件得到了更快的发展。（5）、最新的 IC 制造工艺，提高了芯片性能，降低了功耗。（6）、最新的静态设计技术使得芯片具有更低的功耗和更强的辐射能力。苏州大学本科生毕业设计（论文）第 12 页 共 28 页 图 2-1 C54x DSP 的内部硬件组成框图 苏州大学本科生毕业设计（论文）第 13 页 共 28 页 第第3章章 TMS320C54x 的 McBSP 串口 第3.1节 McBSP 串口的工作原理 McBSP 串口的内部

27、结构2框图如图 3-1 所示。他是全双工的同步串口,接收通道具有三缓冲的接收数据寄存器,发送通道具有二缓冲的数据寄存器。发送和接收通道除了完成标准同步串口的功能之外,还可以对发送和接收的数据进行率和 A 率压缩,字宽度可编程为8 b,12 b,16 b,20 b,24 b32 b,最多每帧可以包含 128 个通道。发送和接收各具有独立的帧和时发生器,帧信号和时钟信号既可以来自于外部又可以来自 DSP 时钟信号。同时为了与外部慢速设备相接,时钟信号发生器的时钟源可以来自外部 CLKS 引脚。发送和接收的帧信号和时钟信号的有效极性均可编程控制。发送和接收完数据均可由程序查询或是向 CPU 发送中断

28、,或是作为 DMA 的同步事件触发 DMA 传输。正因为 McBSP 串口具有如上的灵活性,本文利用 TMS320C54x 的 McBSP 串口实了 PS/2 键盘的所有功能。图 3-1 MSP 串口内部结构 第3.2节 McBSP 串口的工作方式 McBSP 串口可以具有如下 3 种工作方式:（1）、McBSP 串口可以配置成通用的输入输出口,此时发送通道或者是接收通道必须处于复位状态。也就是:SPCR1,2中的(R/X)RST 位为 0。同时,PCR 控制寄存器中的(R/X)IOEN 位为 0。接受和发送通道可以单独配置。注意 DR 和 CLKS 引脚只能配置为输入口,DX引脚只能配置为输

29、出口。（2）、McBSP 串口可以配置成标准的同步串口,有别于其他方式此时要注意控制位的配置:串口控制寄存器 SPCR1 中 CLKSTP 必须置为 1xb；针控制寄存器 PCR 中的 CLKXM位用于把 McBSP 串口配置成主或从方式；发送通道发送字的长度和接收通道接收字的长度必须一致；McBSP 的数据延迟参数 XCR2 中的 XDATDLY 和 RCR2 中的 RDATDLY 必须为 01b。苏州大学本科生毕业设计（论文）第 14 页 共 28 页 （3）、工作于多通道缓冲串口方式。发送和接收可以分别配置为多通道模式。每一帧都代表时分复用的数据流,每帧发送和接收字的个数就代表有效的通道

30、数。每帧多达 128 个通道,在每一个 128 通道的比特流中最多可以使 32 条通道有效。在发送或接收完一个字或者是无效的通道时,DX 引脚成高阻状态。此时接收和发送的数据延迟参数可以设计为 0 b,1 b,2b。图 3-2 是发送或接收 0 b,1b,2 b 延时的时序3。本文正是利用此点来接收和发送 PS/2协议特定的数据流。图 3-2 数据延迟时序 苏州大学本科生毕业设计（论文）第 15 页 共 28 页 第第4章章 硬件设计 第4.1节 PS/2 键盘的输出接口 PS/2 接口有 4 根有效的连接线:2 根电源线,1 根数据线(DATA),1 根时钟线(CLK),如图 4-1 所示。

31、图 4-1 PS/2 接口（母头）本文采用中断方式读取键值,数据线接 FSX 脚,时钟线接 CLKR 脚。因为键盘的数据、时钟线都属于集为主设备发送数据给 DSP,所有的键值发送都使电极开路输出,因此在接入DSP端口时都必须接用这种方式;另一种是键盘作为从设备,由DSP向上拉电阻,如图4-2 所示。图 4-2 PS/2 键盘与 DSP 的接口 第4.2节 McBSP 串口的工作原理 McBSP 串口的内部结构2框图如图 2-1 所示。他是全双工的同步串口,接收通道具有三缓冲的接收数据寄存器,发送通道具有二缓冲的数据寄存器。发送和接收通道除了完成标准同步串口的功能之外,还可以对发送和接收的数据进

32、行率和 A 率压缩,字宽度可编程为苏州大学本科生毕业设计（论文）第 16 页 共 28 页 8 b,12 b,16 b,20 b,24 b32 b,最多每帧可以包含 128 个通道。发送和接收各具有独立的帧和时发生器,帧信号和时钟信号既可以来自于外部又可以来自 DSP 时钟信号。同时为了与外部慢速设备相接,时钟信号发生器的时钟源可以来自外部 CLKS 引脚。发送和接收的帧信号和时钟信号的有效极性均可编程控制。发送和接收完数据均可由程序查询或是向 CPU 发送中断,或是作为 DMA 的同步事件触发 DMA 传输。正因为 McBSP 串口具有如上的灵活性,本文利用 TMS320C54x 的 McB

33、SP 串口实了 PS/2 键盘的所有功能。第4.3节 McBSP 串口和 PS/2 键盘的硬件连接 鉴于键盘接收和发送的时序,本文设计的 TMS320C54x 的 McBSP 与 PS/2 键盘的硬件接口电路如图 4-3 所示。图 4-3 McBSP 与 PS/2 接口电路 McBSP 的发送通道由 XF 引脚置高来启动(DSP 上电复位 XF 引脚就为高电平),此时,CLOCK 时钟线被拉低。由软件延时 100 ms 以上置低 XF 引脚,CLOCK 时钟线被置成高电平。同时 FSX 引脚也产生 100 ms 左右的一个低脉冲。由软件把 FSX 引脚配置为低脉冲有效,就会启动发送通道进行发送

34、。由于发送的是 12 位数据,键盘仅产生 12 个时钟信号,所以发送通道没有数据延时(XCR2 的 XDATDLY 为 00b)。发送数据时要注意:McBSP 是先发送MSB 位,而键盘是先接收 LSB 位。McBSP 的接收通道把 DR 引脚和 FRS 引脚与 DATA 数据线相连,这样键盘发送的起始位就可以启动 McBSP 的接收通道接收数据。为了避免接收通道被重复触发,与发送通道一样应该忽略以后的所有帧信号。McBSP 的接收通道有 2 种状态。当处于主机向键盘发送命令状态时,由于 DR 引脚和 DX 引脚相连,所以先接收主机向键盘发送的 12 b 数据,然后接收键盘向主机回送的 11

35、b 数据。为了正确的接收,接收通道的接收字的长度应设为 20 b,忽略前 2 位和最后 1 位停止位。接受数据位延时为 2。当处于正常接收状态时,由于每次要接收 11 b 键盘发送过来的数据,而接收字的长度只能设为 8 b,12 苏州大学本科生毕业设计（论文）第 17 页 共 28 页 b 等,同时为了保证下一次数据的正确接收,FSR 引脚必须有一个完整的下降沿。本文采用了接收字的长度为 8 b,忽略起始位和数据位的 LSB 位,不接收停止位。这样只接收了数据字节的高 7 位和奇校验位,通过简单的算法完全可以确定所要接收的字节。更为简便的方法是,只需把相应的扫描码集按每个字节只取高 7 位和该

36、字节的奇校验位组成一个新的字节重新确定新的扫描码集。然后,由该新的扫描码集制成检索表。苏州大学本科生毕业设计（论文）第 18 页 共 28 页 第第5章章 软件设计 本应用程序采用 C 语言和 TMS320C54x 汇编语言混合编程。与 PS/2 键盘通信有关的子程序包括:串口初始化子程序、键盘中断服务子程序和键盘扫描转换子程序。第5.1节 McBSP 的初始化子程序 McBSP是全双工的同步串口,接收通道具有三缓冲的接收数据寄存器,发送通道具有二缓冲的数据寄存器。发送和接收各具有独立的帧和时发生器,帧信号和时钟信号既可以来自于外部又可以来自 DSP 时钟信号。同时为了与外部慢速设备相接,时钟

37、信号发生器的时钟源可以来自外部 CLKS 引脚。发送和接收的帧信号和时钟信号的有效极性均可编程控制。发送和接收完数据均可由程序查询或是向 CPU 发送中断,或是作为 DMA 的同步事件触发DMA 传输。McBSP 的初始化程序中，首先将发送通道配置为下降沿采样，低同步信号，此时等待发命令状态，如果发送则将接收通道配置为下降沿采样，帧同步，反则将接收通道配置为上升沿采样，帧忽略。McBSP 初始化子程序流程图如图 5-1 所示：开 始 发命令状态？将发送通道配置为下降沿 采样，低同步信号，单相，单通道 12 位，0 位延时 复位串口 将接收通道配置为上升沿采样，帧忽略，低同步信号，单相，单通道

38、8 位，2 位延时 将接收通道配置为下降沿采样，帧同步，低同步信号，单相，单通道20 位，2 位延时 退出复位 返 回 图 5-1 串口初始化流程图 苏州大学本科生毕业设计（论文）第 19 页 共 28 页 第5.2节 键盘扫描码转换子程序 5.2.1.PS/2 键盘的编码 现在 PC 机使用的 PS/2 键盘都默认采用第二套扫描码集。扫描码有两种不同的类型：通码(make code)和断码(break code)。当一个键被按下或持续按住时,键盘会将该键的通码发送给主机;而当一个键被释放时,键盘会将该键的断码发送给主机。根据键盘按键扫描码的不同,在此可将按键分为如下几类：第一类按键,通码为

39、1字节,断码为0 xF0+通码形式。如A键,其通码为0 x1C,断码为 0 xF0 0 x1C。第二类按键,通码为 2字节 0 xE0+0 xXX形式,断码为0 xE0+0 xF0+0 xXX形式。如right ctrl键,其通码为 0 xE0 0 x14,断码为 0 xE0 0 xF0 0 x14。第三类特殊按键有两个,print screen 键通码为 0 xE0 0 x12 0 xE0 0 x7C,断码为 0 xE0 0 xF0 0 x7C 0 xE0 0 xF0 0 x12;pause 键通码为 0 x E1 0 x14 0 x77 0 xE1 0 xF0 0 x14 0 xF0 0

40、x77,断码为空。5.2.2.PS/2 键盘的命令集 主机可以通过向 PS/2 键盘发送命令来对键盘进行设置或者获得键盘的状态等操作。每发送一个字节,主机都会从键盘获得一个应答 0 xFA（“重发 resend”和“回应 echo”命令例外）。下面简要介绍驱动程序在键盘初始化过程中所用的指令：0 xED 主机在本命令后跟随发送一个参数字节,用于指示键盘上 num lock,caps lock,scroll lock led 的状态;0 xF3 主机在这条命令后跟随发送一个字节参数来定义键盘机打的速率和延时;0 xF4 用于在当主机发送 0 xF5 禁止键盘后,重新使能键盘。5.2.3.键盘扫描

41、码 键盘上的微处理器采用行列扫描的方式来管理按键矩阵。他能识别键盘上处于正在按下的键、刚释放的键、持续按下的键 3 种状态下的按键,并能以数据包的形式发送给主机。该数据包称为键盘扫描码。每一个按键都有惟一的 2 种不同类型扫描码:接通扫描码和断开扫描码。顾名思义,按键接通时键盘发送接通扫描码,按键断开时发送断开扫描码。例如模拟 PC 机上的“A”是如何由键盘来发送的。按键顺序:先按住键盘上的左“Shift”键,按下“A”键,释放“A”键,释放“Shift”键。“A”键的接通扫描码为 0 x1C,断开扫描码为 0 xF0,0 x1C,左“Shift”键的接通扫描码为 0 x12,断开扫描码为 0

42、 xF0,0 x12。则键盘发送数据顺序为:0 x12,0 x1C,0 xF0,0 x1C,0 xF0,0 x12。苏州大学本科生毕业设计（论文）第 20 页 共 28 页 5.2.4.主机向键盘发送命令 主机可以在任何时候发送诸如复位、设置状态灯、使能键盘、禁止键盘、设置键盘重复率、设置扫描码、读取标识码等命令。主机每向键盘发送一个字节的数据,键盘接收的令字或参数正确便以 0 xFA 响应,否则键盘回送 0 xFE 数据要求,请求主机重发上一个字节的数据。5.2.5.键盘的扫描码转换 由于键盘扫描码无规律可循，因此由键盘扫描码获得相应按键的键值(字符键为其ASCII 值，控制键如 F1,Ct

43、rl 等为自定义值)，只能通过查表的方式获得7.由于按键的3 种类型及部分按键对应着两个键值(如 A 键的键值根据 C ap、和 Shift 键状态有 0 x41(A)和 0 x61(a)两种)，因此综合考虑查表转换速度和资源消耗，设计中使用 4 个键盘表:键盘扫描码转换基本集和切换集(kb_plain_map NR_KEYS与 kb_shift_ map NR_KEYS);包 含 EO 前 缀的 键 盘扫描码 转 换基 本 集和切换 集(kbe0_plain_map NR_KEYS与kbc0_shift_ map NR_ KEYS).PS/2 104键盘按键扫描码最大值为0 x83,所以设置

44、NR_KEYS为 132.所有 4 个键盘表的定义均为如下形式:kb_plain_map N R_KEY S=NULL_KEY;Ox2C;Ox6B;0 x69;Ox6F;0 x30;0 x39;NU LL_KEY;/扫描码 Ox40-0 x47/对应按键空，逗号，K,I,0,0,9，空/对应键值 0 x00,k,i,O 0，9，0 x00 如此设计键盘转换表的另一个好处在于，以后如需扩展支持有 ACPI,Windows 多媒体按键键盘时，只需要将键表中相应处修改即可，如 ACPIPow er 按键通码为 OxEO 0 x37，修改 kbe0_plain_map0 x37=KB_ ACPI_ P

45、WR 即可。特殊按键Pause使用单独程序处理，如果接收到OxEl就转入这段程序.而Print Screen键则将其看作是两个通码分别为 OxEO Ox 12 和 OxEO Ox7C 的“虚键”的组合键处理。在驱动程序中设定如下全局变量:led_ status 记录 Scroll Lock Led,Num Lock Led和 Caps LockLe1 的状态(关为 0，开为 1)；agcs_status 记录左右 Shift Ctrl Gui Alt状态，相应键按下则对应位为 1,释放为 0.E0_ FLAG 接到 OxEO 置 1；E1_FLAG 接收到 OxE 1 置 1；FO_FLAG

46、接收到 OxFO 置 1。按键键值通过 KeyV al 提供上层程序使用。第5.3节 中断服务子程序 本中断子程序是通过判断 FORRSV、RSVING、THREE 三个标志位来判断的。如图苏州大学本科生毕业设计（论文）第 21 页 共 28 页 5-2 所示：在 PS/2 的串行通信协议,有四个部分组成:1 个起始位、8 个数据位、1 个奇校验位、1 个停止位,其中起始位为低电平,数据位先传高位,停止位为高电平。这儿定义了三个字节的键值缓冲区,5 个标志位,他们分别是:DATA0:按键不放单键值的通码、按键不放双键值通码的 0 xE0、松键时单键值断码的0 xF0、松键时双键值断码的 0 x

47、E0(本文只考虑忪键时断码情况,即 0 xE0 和 0 xF0),其它的数据丢弃。DATA1:按键不放双键值通码的第二字节、松键时单键值断码的第二字节(就是单键值的通码)、松键时双键值断码的第二字节 0 xF0。DATA2:松键时上键值断码的第三个字节(就是断码的第二个字节)。FORRSV:标志位,表示第一次接收数据;第一次中断时置位,收到通码复位,收到断码最后一个字节时复位。RSVING:标志位,表示有多个字节要接收;收到第一个字节非通码则置位,收到第二个字节非 0 xF0 则复位,收到断码最后一个字节也复位。RSVED:标志位,表示有一个键值被读入;收到断码最后一个字节置位,在主程序中复位

48、。TWO:标志位,表示有第二个字节要输入。THREE:标志位,表示有第三个字节要输入。苏州大学本科生毕业设计（论文）第 22 页 共 28 页 FORRSV=?=1 Y N FORRSV置 1 R7=10 准备接收 10 个 Bit 中断退出 RSVING=?=1 接收第一个数据 N R7-1=?=0 N 移入一位数据 中断退出 Y Y DA TAO=?=0 xEO Y RSVEING=1 R7=11 TWO=1 THREE=0 后面可能 1 个 或 2 个数据 中断退出 N DA TAO=?=0 xFO N 有一个键值的通码 （按键没有松开）作为错误退出 Y RSVEING=1 R7=11

49、TWO=1 THREE=0 后面还有一 个数据 中断退出 THREE=?=1 接收第二个数据 N R7-1=?=0 移入一位数据 N 中断退出 Y DA TAO=?=0 xEO N DA TAO=?=0 xFO Y N 有两个键值的通码 （按键没有松开）作为错误退出 Y RSVED=1 其余标志位 清零，已收 到有两个键 值的断码 中断退出 Y TWO=0 THREE=0 R7=11 准备接收第 三个数据 中断退出 接收第二个数据 R7-1=?=0 N 移入一位数据 中断退出 Y REVED=1 其余标志位清零，已收到有三个键值的断码，中断退出 图 5-2 中断程序服务框图 苏州大学本科生毕业

50、设计（论文）第 23 页 共 28 页 第第6章章 结 语 第6.1节 本系统的概述 由于在嵌入式系统中,经常使用的键盘都是专用键盘。这类键盘都是单独设计制作的,成本高,连线多,且可靠性不高。这些问题在那些要求键盘按键较多的应用系统中显得更加突出。本文在分析 PS/2 协议和 PS/2 键盘工作原理与特点的基础上,给出在上 TMS320C54x DSP 实现对 PS/2 键盘支持的硬件连接方法以及驱动程序的设计实现。通过利用最少的硬件资源实现了同 PS/2 键盘的连接。在软件上利用了 McBSP 串口的灵活配置并采用了中断的方式节约了 CPU 的软件开销。本文的设计方法对含有 McBSP 接口