基于FPGA模糊控制芯片的设计.pdf

《基于FPGA模糊控制芯片的设计.pdf》由会员分享，可在线阅读，更多相关《基于FPGA模糊控制芯片的设计.pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于 FPGAFPGA 模糊控制芯片的设计 The Design of Fuzzy Logic Control Chip Base on FPGA 王雅生 杨毓强 符均 Wang,Yasheng Yang,Yuqiang Fu,Jun 摘要：本文提出了一种以 EP1C3 为核心器件，通过 VHDL 语言实现二输入一输出模糊控制的控制芯片，允许有 16 条控制规则（可扩展到 256 条），其模糊推理过程既有并行又有串行，每秒钟可以完成 5 万次完整的模糊推理运算。该控制芯片可以运用到各种实时性要求高的模糊控制系统中。本文详细介绍了知识库存储、模糊化、模糊推理以及去模糊在 FPGA 中的实现细节。

2、关键字：模糊控制芯片；FPGA；VHDL 语言；中图分类号：TP273+.4 文献标识码：A Abstract:A fuzzy logic control chip implemented by VHDL language and EP1C3 device is presented.The chip allows two premises one conclusion,and 16 control rules(extended to 256 control rules is possible).The fuzzy inference is processed in parallel and s

3、equence.50,000 complete inference processes are implemented in per second with 20MHz frequency.This chip is mainly used for the real-time process control and other suitable applications.The implementing details and considerations with FPGA should be paid are presented with fuzzy knowledge base、fuzzi

4、fication、fuzzy inference engine、defuzzification.1 概述 当前用模糊算法实现控制的方式主要有两种：一是传统的数字计算机或单片机加上模糊控制算法软件；二是利用专门设计的模糊控制芯片。前者由于使用软件编程，所以有很大的灵活性，但是只能应用于低速的控制，其性能也逊于后者的硬件方式。使用硬件来实现模糊控制，具有推理速度快、实时性好、便于修改模糊规则和率属度函数等优点。根据以上的思路，本文利用 CYLONE 系列中的 EP1C3器件实现了二输入一输出的模糊控制芯片。CYLONE 是一款低价格，中等密度的 FPGA，采用 0.13um，全铜 SRAM 工艺，

5、容量从 2，910 个逻辑单元到 20，010 个逻辑单元，1.5V 内核。EP1C3 器件有 2，910 个逻辑单元，1 个锁相环，13 个M4K RAM 块。软件是 Quartus II 2.2 版本。2 模糊控制推理算法模型 当前的模糊控制算法很多，比较常用的是 Mamdani 算法，本文将以这种算法模型为依据进行设计。为了便于理解，举一个例子来说明模糊控制推理的算法过程。假设输入变量 E（误差）、DE（误差变化率）以及输出变量 Z 的基本论域分别为-60,60、-120,120和-6,6，论域元素范围都为-6,6。所以 E 和 DE 的量化因子分别为0.1 和 0.05，Z 的比例因子

6、为 1。输入变量 E 和 DE 的隶属度函数如图 1 所示：0123456-1-2-3-4-5-60.51隶属度uZOPSPMPBNSNMNB整数论域 图 1 输入变量 E 和 DE 隶属度函数图 输出变量 Z 的隶属度函数如图 2 所示：0123456-1-2-3-4-5-60.51隶属度uCZOCPSCPMCPBCNSCNMCNB整数论域 图 2 输出变量 Z 隶属度函数表如下：模糊控 表率 DE 制规则如表 1 所示 1 控制规则表 误差变化控 制 规则 编码NB NM PM PB NS ZO PSNB CPBCPBCPB CPB CPM CPSCZONM CPBCPBCPM CPM C

7、PS CZOCZONS CPBCPMCPM CPS CZO CZOCNSZO CPMCPSCPS CZO CNS CNSCNMPS CPSCZOCZO CNS CNM CNMCNB 误差EPM CZOCZOCNS CNM CNM CNBCNBPB CZO CNS CNM CNB CNB CNBCNBe50de/d 2，量得 E如在某时刻输入量为，t0化500/NS+0/ZO+0/PS+0.5/PM+0.5/PB；CNS(Z).5/-3,1/-2,0.5/-1,0/0,0.5/-2,0.5/-1,0/0,0/1,0/2,0/0/-6,0.5/-5,0.5/-4,0.5/-3,0/-2,0/-10

8、/-1,0/0,0/1,0/2,集为：6,0.5/-5,0.5/-4,0.5/-3,0.5/重心法进行去0.1=5,DE=-200.05=-1。根据图 1 可以得出对应各个语言变量的隶属度值：E(5)=0/NB+0/NM+DE(-1)=0/NB+0/NM+0.5/NS+0.5/ZO+0/PS+0/PM+0/PB；且根据表 1 可知只有以下四条控制规则是有效的：R1：if E is PM and DE is NS then Z is CNS；R2：if E is PM and DE is ZO then Z is CNM；R3：if E is PB and DE is NS then Z is

9、CNM；R4：if E is PB and DE is ZO then Z is CNB；应用模糊推理的第一类推理方法，即 Max-Min 法：R1=1CNS(Z)=PM(5)NS(-1)=0.50.50/-6,0/-5,0/-4,00/1,0/2,0/3,0/4,0/5,0/6=0/-6,0/-5,0/-4,0.5/-3,3,0/4,0/5,0/6 同理可得 R2=R3=,0/0,0/1,0/2,0/3,0/4,0/5,0/6；R4=0.5/-6,0.5/-5,0/-4,0/-3,0/-2,0/3,0/4,0/5,0/6 最终输出量的模糊子R=R1 R2 R3 R4=0.5/-2,0.5/-

10、1,0/0,0/1,0/2,0/3,0/4,0/5,0/6 在求出最终输出量的模糊子集后，就可以利用模糊运算了,所以，模糊控制器最终的输出值为:n 11iiinii=0.5*(6)0.5*(5)0.5*(4)0.5*(3)0.5*(2)0.5*(1)0*00*1 0*20*30*40*50*60.50.50.50.50.50.50000000+=+=-3.5 i第i个整数论域值，i表示第i个语言变量对应的3.5，也即模糊推理过程模糊控制芯片的设计 各模糊量以及控制规则的存储 各个模糊量的隶属入方式度表的内存空间时，由图 1 可知，对地存空间时，与 E 或 DE 有所不设高4 位表 2 隶属函数

11、以及知识库的存储和操作文件 空间大小其中 表示隶属度值，n为语言变量的个数。再将此值乘以比例因子 1，就得出-的输出。3 1）要实现模糊控制芯片的功能，首先必须将度函数图以及控制规则存储在芯片的存储器中。在 Quartus II 2.2 环境中，利用内存编辑的文件输文件名为 MIF 或者 HEX，定制用户所需求的内存空间，包 括 地 址 和 内 容 的 位 数 设 定。然 后 再 利 用 宏 函 数（Megafunction）向导工具自动生成可以对以上内存空间进行读写的 VHDL 或者 Verilog HDL 源文件。在生成源文件的向导中一定要选择相应的内存文件名，考虑到程序中可能有对时序要求

12、比较严格的时候，推荐设置时钟使能信号，以实现对内存的读写时序控制。在设计输入变量 E 隶属址的编码主要由两部分组成，一是语言变量，二是语言变量的整数论域元素值。对语言变量，一般取 510 档，本文设置 4 位（可以编码 16 档）。对整数论域值也设置 4 位，这样可以编码7 到7 或者 0 到 15。把语言变量作为高 4位，整数论域值编码作为低 4 位，所以地址位数为 8 位，可以寻址的空间为 256 个。对隶属度（内存内容）的编码主要由隶属度的等级来决定的，本文用了 2 位，即“00”代表 0，“01”代表 0.5，“10”代表 1.0，如果为了更加精确，可以设置更多的隶属度等级。DE 的隶

13、属度函数图和 E 相同，所以它的内存空间设计与 E 是相同的。在设计输出变量 Z 的隶属度表内同，高 4 位不是对语言变量的编码，而是对控制规则的编码（参见图 2），同样可以编码 16 个控制规则，满足一般的控制需求。对隶属度的编码仍然与 E 或者 DE 相同。控制规则表内存空间的寻址地址同样由 8 位组成，为 E 的语言变量编码，低 4 位为 DE 的语言变量编码（参见表 1），最多可以存储 256 条控制规则。对控制规则（内存内容）的编码也取决于控制规则语言变量的多少，用 4 位（可编码 16 个控制规则）就可以满足一般的控制需求。最终将形成以下文件，如下表：内存文件名 Vhdl 文件名

14、输入变量 E 2 E.mif E.vhd 562bits输入变量 DE DE.mif DE.vhd 2562bits输出变量 Z Z.mif Z.vhd 2562bits控制规则表CTRLTAB.mif hd CTRLTAB.v2564bits2）模糊化 首先要进行量化，本文采用了类似查表的方法0，整数论域元素范围-6,言变量的隶模糊化开始时。根据输入的基本论域和基本论域元素值的范围，将基本论域分成若干段，每一个基本论域段对应一个论域元素值，如果输入的精确值属于某一个段，那么这个段对应的论域元素值便是精确值对应的量化值。如上，基本论域范围-60,66，那么可以分成(-,-55)，-54,-45

15、-4,445,54，55,+共 13 段。如果输入精确值为56，那么 E=-6；如果为 50，那么 E=5。完成量化之后，再根据量化值求出其对应所有语属度，即模糊子集。为了存放这些隶属度，以便模糊推理使用，建立 Fuzzyziji.mif 内存文件，一个空间大小为 322bits 的 RAM，地址值的低 4 位对应语言变量的编码，高 1位对应输入变量的编码（0 代表 E，1 代表 DE），对其读写的文件名为 Fuzzyziji.vhd。在对 E.mif(De.mif)文件进行读取的时候，将量化值作为地址的低 4 位，高 4 位（语言变量的编码）从“0000”变换到“1111”。利用这个组合的

16、8 位地址就可以读出 E.mif 文件中的隶属度值，然后将这些隶属度值存放到 Fuzzyziji.mif 文件中去。3）模糊推理 模糊推理除了有存储器读写的一些操作之外，还有大量的矩和 DE 的 模 糊 子 集（它 们 存 放 在Fuzzress 和 Deaddress 中存储的是地址值，也是输入变量各有效的控制规则之后，就可以进行 Mamdani 运算了阵运算。为了使之更适合硬件电路的实现，本文对设计过程作了优化，去掉那些隶属度为 0 的不必要的运算，从而在不影响模糊控制芯片任何性能的情况下把矩阵运算简化为隶属度值大小比较。首 先，根 据 Eyziji.mif 中）找出所有有效控制规则的条件

17、（if E is A and DE is B）。要找出“条件”需要读取 Fuzzyziji.mif内存空间，如果某个单元的内容（隶属度）不为 0，则取出该单元对应的隶属度值和地址值，分别依次赋值到另外两个数组 Evalue（Devalue）和 Eaddress（Deaddress）中，Fuzzuziji.mif 内存文件地址的最高位取值决定赋值给 E 还是 DE。Eadd自的语言变量编码，将它们排列组合之后形成的 8 位地址（Eaddress 为高 4 位，Deaddress 为低 4 位）作为寻址地址，在控制规则表（内存文件名为 CTRLTAB.mif）中可以找到 该 条 件 所 对 应 的

18、 控 制 规 则。定 义 一 个 名 为value_ctrltab_array 的数组（164bits），用来存放控制规则编码。求得所有，由第二节的算法模型可知，对应每个控制规则，E 和DE 的取小实际上只是两个隶属度值的大小比较，而隶属度值都已经保存在 Evalue 和 Devalue 两个数组中，所以只要将这两个数组中的值按排列组合的形式取小，就可以完成所有 E和 DE 的取小运算，而这个运算完全可以在地址排列组合的进程中进行，取小之后的值存放到名为 minvalue_ede 的数组(162bits)中。接着就可以对 output.mif 文件进行遍历，在进行遍历之前，还要定义一个名为 r

19、ule_fuzzyziji 的二维数组（162bits），用来暂存每个控制规则对应读出来的隶属度值，而且也将存放最终模糊子集。运算流程为：对应某个 控 制 规 则，读 出 的16个 隶 属 度 值 与minvalue_ede(k)(k:integer range 0 to 15)比较大小，取小值，然后与 rule_fuzzyziji(j)(j:integer range 0 to 15)比 较 大 小，取 大 值，并 且 把 这 个 值 再 次 存 放 到rule_fuzzyziji(j)(j:integer range 0 to 15)中，然后改变到下一个控制规则，完成所有控制规则的循环之后

20、，rule_fuzzyziji 存放的值就是模糊推理过程的输出。模糊推理的流程以及数据流的转换图见图 3 内存文件fuzzuziji.mif数组Evalue数组Eaddress数组DEvalue数组DEaddress排列组合式取小排列组合内存文件output.mif存放隶属度值数组rule_fuzzyziji取大数组minvalue_ede数组address_ctrltab_array遍历数组rule_fuzzyziji（即输出的模糊子集）控制规则表CTRLTAB.mif数组value_ctrltab_array(存放控制规则编码)图 3 模糊推理流程及数据流转换图 隶属度值转化为定点二进制数

21、，利用重心法完 结论 计在 Quartus II 2.2 集成环境中，成功地进行了软件功Zhu Ya-Jiang,Xu Hui-E,Chen Xiao-Dong.程模糊逻辑控制器芯片的设4）去模糊 去模糊运算将成去模糊化运算，将结果乘以比例因子就得到模糊控制器最终的输出值。4 该设能和时序仿真，一次运算约 400 个时钟周期，在 20M 系统时钟驱动下，每秒可完成约 5 万次完整连续的模糊推理运算，可适用于多种中高速控制场合。设计使用作为业界单位逻辑单元成本最低的 Cyclone 系列中的 EP1C3，系统逻辑单元资源利用率约 60%，M4K RAM 块资源利用率约 31%，剩余部分资源既可用

22、于用户特定应用逻辑单元设计，又可用于设计参数化升级，具有合适的资源利用率和良好的系统扩展性。参考文献：1Shen Li,Fuzzy Inference Coprocessor Chip.Acta Automatica Sinica.2001,27(4):543551 2沈杰，靳东明，李志坚.可编计J.电子学报,1999,27(8):2225 3姜立东等编著 VHDL 语言程序设计及应用.北京：北京 北京：机械工业出46 年 3 月生，汉族，西安交通大邮电大学出版社，2001 年 8 月第一版 4诸静等编著 模糊控制原理与应用.版社，1999 年 5 月第一版 作者简介：王雅生，男，19学焊接研

23、究所教授，主要研究方向为焊接过程自动化，发表相 关 论 文 20 余 篇，电 话：029-2663168，Email：。杨毓强，男，1978 年 12 月生，汉族，西安交通大学焊接研究所焊接过程控制与计算机仿真专业硕士研究生，主要从事焊接过程模糊控制方面的研究。电话：029-2663168，Email：。符均，男，1975年 10 月生，汉族，西安交通大学电子与信息工程学院数据广播研究中心讲师，硕士学位，主要从事数据广播系统及硬件的科研和教学工作。电话:029-2668095(710049 西安交通大学 1407)王雅生 杨毓强 符均 g，图分类号：TP273+.4 文献标识码：A 王雅生，男

24、，1946 年 3 月生，汉族，西安交通大(1407#,Xian Jiaotong University)Wang，Yasheng YanYuQiang Fu，Jun 中无基金资助 作者简介：学焊接研究所教授，主要研究方向为焊接过程自动化，发表相 关 论 文 20 余 篇，电 话：029-2663168，Email：。Wang Yasheng，Male，Born in March,1946 Joining Institution,Xian d teaching of welding automation the Han Nationality Professor of Welding and Jiaotong University Engaged in research anPhone:029-2663168,Email：。