光纤通信实验.pdf
《光纤通信实验.pdf》由会员分享,可在线阅读,更多相关《光纤通信实验.pdf(45页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 光纤通信实验 光纤通信实验 孝感学院电工电子实验教学中心 孝感学院电工电子实验教学中心 二六年四月 1 目 录 实验一 固定速率时分复用实验实验一 固定速率时分复用实验.1 实验二 固定速率时分复用解复用实验实验二 固定速率时分复用解复用实验6 实验三 光器件寿命检测及元光检测报警实验实验三 光器件寿命检测及元光检测报警实验12 实验四 数字光发送接口指标测试实验实验四 数字光发送接口指标测试实验.14 实验五 数字信号电光、光电转换传输实验实验五 数字信号电光、光电转换传输实验16 实验六 模拟信号电光、光电传输实验实验六 模拟信号电光、光电传输实验.17 实验七 电话语音光传输系统实验实
2、验七 电话语音光传输系统实验.19 实验八 图像光传输系统实验实验八 图像光传输系统实验22 实验九 波分复用(WDM)光纤通信系统实验实验九 波分复用(WDM)光纤通信系统实验.24 实验十 光纤无源器件特性测试实验实验十 光纤无源器件特性测试实验.30 1 实验一 固定速率时分复用实验 实验一 固定速率时分复用实验 实验目的 1.掌握集中插入帧同步码时分复用信号的帧结构特点。2.掌握固定速率时分复用的同步复接原理。实验内容 1.连接相应的实验导线,组成实验电路。2.用示波器观察被复用信号、集群信号、位同步信号及帧同步信号,了解它们的对应关系。3.阅读实验指导,学习简单时复用的同步复接原理。
3、实验仪器 示波器,RC-GT-II 型光纤通信实验系统。实验原理(一)数字复接的基本组成:在实际应用中,通常总是把数字复接器和数字分接器装在一起做成一个设备,称为复接分接器(缩写为 Muldex)。在这里我们首先讨论数字复接器。数字复接器的基本组成如图 1-1 所示。数字复接器的作用是把两个或两个以上的支路数字信号按时分复接方式合并成为单一的合路数字信号。数字复接器由定时、调整和复接单元所组成。定时单元的作用是为设备提供统一的基准时间信号,备有内部时钟,也可以由外部时钟推动。调整单元的作用是对各输入支路数字信号进行必要的频率或相位调整,形成与本机定时信号完全同步的数字信号。复接单元的作用是对已
4、同步的支路信号进行时间复接以形成合路数字信号。图 1-1 数字复接器的基本组成 复接方式:将低次群复接成高次群的方法有三种;逐比特复接;按码字复接:按帧复接。在本实验中,由于速率固定,信息流量不大,所以我们所应用的方式为按码字复接,下面我们把这种 2 复接方式作简单介绍,对于其他两种方式将在以后的实验中进行介绍。按码字复接:对本实验来说,速率固定,信息结构固定,每 8 位码代表一“码字”。这种复接方式是按顺序每次复接 1 个信号的 8 位码,输入信息的码字轮流被复接。复接过程是这样的:首先取第一路信息的第一组“码字”,接着取第二路信息的第一组“码字”,再取第三信息的第一组“码字”,轮流将 3
5、个支路的第一组“码字”取值一次后再进行第二组“码字”取值,方法仍然是:首先取第一路信息的第二组码,接着取第二路信息的第二组码,再取第三路信息的第二组码,轮流将 3 个支路的第二组码取值一次后再进行第三组码取值,依此类推,一直循环下去,这样得到复接后的二次群序列(d)。这种方式由于是按码字复接,循环周期较长,所需缓冲存储器的容量较大,目前应用的很少。图 1-2 按码字复接示意图(a)第一路信息;(b)第二路信息;(c)第三路信息;(d)复接后(二)所用实验模块的结构原理:本实验使用固定速率信号源及固定速率时分复用复接端接口两个模块。本实验所用到的模块组合是固定速率时分复用的复用端,其原理方框图如
6、图 1-3 所示。这些模块产生三路信号时分复用后的 FY_OUT 信号,信号码速率约为 128KB,帧结构如图1-4 所示。帧长为 24 位,其中首位无定义,第 2 位到第 8 位是帧同步码(7 位巴克码 1110010),另外 16 位为 2 路数据信号,每路 8 位。此 FY_OUT 信号为集中插入帧同步码时分复用信号。同时通过发光二极管来指示码型状态:发光二极管亮状态表示 1 码,熄状态表示 0 码。本实验中用到的电路,除并行码产生器和 8 选一电路是由分立器件组成的外,其他电路全都在两片大规模集成电路 XC95XL144TQ100-5(以下简称 CPLD)内部。本实验用到以下测试点及输
7、入输出点:D1,D2,D3 8 位串行信号输出/测试点 D_IN1,D_IN2,D_IN3 8 位串行信号输入/测试点 BS 位同步信号输出点/测试点 3 FS 帧同步信号输出点/测试点 FY-OUT 复用信号输出点/测试点 下面对时钟信号源、分频器、八选一、调整器及复接器等单元作进一步说明。(1)时钟信号源 时钟是由晶振 X1(20.48MHz)提供,它也是整个系统的时钟信号源。20.48MHz 时钟经 CPLD 分频得到本实验所需的时钟信号 CLK1,FCLK1=4.096KHz。(2)分频器 分频器一首先进行 16 分频,输出信号频率为 256kHz。然后采用另一分频器二完成2、4、8、
8、16 运算,输出 BS、S1、S2、S3 等 4 个信号。BS 为位同步信号,频率为 128kHz。S1、S2、S3 为 3 个选通信号,作为八选一的选通信号,频率分别为 BS 信号频率的 1/2、1/4和 1/8。分频器三是一个二一十进制加计数器,对 BS 信号进行 24 分频,分别输出选通信号 S4、S5,这两个信号的频率相等、等于 BS 信号频率的 1/24。其中 S5 作为帧同步时钟 FS。图 1-3 复用器原理方框图 0100111数据 2数据 1帧同步码无定义位 图 1-4 帧结构 分频器输出的 S1、S2、S3、S4、S5 等 5 个信号的波形如图 1-4(a)和 1-4(b)所
9、示。4 (3)八选一 采用 8 路数据选择器 74LS151,它内含了 8 路传输数据开关、地址译码器和三态驱动器,其真值表如表 1-1 所示。U100、U101 和 U102 的地址信号输入端 A、B、C 并连在一起并分别接 S1、S2、S3 信号,它们的 8 个数据信号输入端 x0 x7 分别与 K100、K101、K102 输出的 8 个并行信号连接。由表 1-1 可以分析出 U100、U101、U102 输出信号都是码速率为128KB、以 8 位为周期的串行信号。(4)调整器 调整器的作用是将输入的 3 路串行信号进行速率及时隙调整,以达到复接的时序要求。S3S2S1(a)S5S4S3
10、(b)图 1-4 分频器输出信号波形 表 1-1 74151 真值表 C B A INH DIS Z 0 0 0 0 0 x0 0 0 1 0 0 x1 0 1 0 0 0 x2 0 1 1 0 0 x3 1 0 0 0 0 x4 1 0 1 0 0 x5 1 1 0 0 0 x6 1 1 1 0 0 x7 1 0 0 1 高阻 (5)复接器 如图 1-2 中所示,三路串行信号 a,b,c 经复接口后的复接输出信号 FY_OUT 见波形 d。5 复接器主要有两种复接电路:一种为同步复接电路,一种为异步复接电路,在固定速率时分复用时,由于被复接的三个支路是同步的信号,所以本实验采用的是同步复接电
11、路,而异步复接电路将在变速率时分复用实验中进行细述。同步复接电路:在本实验中,送入复接器的三路信号为同频同相的信号,且帧长一样,我们所使用的复接方式为按码字复接,即一次复接 8 位码,示意图如图 1-5 所示。其中:F1、F2、F3 分别为复接时钟,D1、D2、D3 为调整后的三路数据,FY_OUT 为复接后的信号。D1D2D3F1F2F3FY_OUT 图 1-5 复接波形示意图 FS 信号可用作示波器的外同步信号,以便观察 FY_OUT 的帧结构。FS 信号、FY_OUT 信号之间的相位关系如图 1-5 所示,图中 FY_OUT 的无定义位为 0,帧同步码为 1110010,数据 1 为 1
12、1110000,数据 2 为 00001111。FS 信号的低电平、高电平分别为 4 位和 8 位数字信号时间,其上升沿比 NRZ-OUT 码第一位起始时间超前一个码元。图 1-5 FS、FY-OUT 波形 实验步骤(以下实验步骤以 1310nm 光端机部分讲解,即实验箱左边的模块。1550nm 光端机部分与其相同)1.关闭系统电源,取三根短实验导线将(固定速率数字信号源模块固定速率数字信号源模块)的输出端 D1、D2、D3、分别对应接到(固定速率时分复用复接端固定速率时分复用复接端)接口 D_IN1、D_IN2、D_IN3。2.打开电源,将示波器的 A 通道探头接 FS,B 通道探头接 BS
13、,分别记录示波器双通道的波形,分析它们的对应关系。3.将示波器的 A 通道探头分别接 FS、BS,B 通道探头分别接 D_IN1、D_IN2、D_IN3,6 分别记录示波器双通道的波形,分析它们的对应关系。4.将示波器的 A 通道探头接 FY-OUT,B 通道探头分别接 FS、BS,分别记录示波器双通道的波形,分析它们的对应关系。5.将示波器的 A 通道探头接 FY-OUT,B 通道探头分别接 D_IN1、D_IN2、D_IN3,分别记录示波器双通道的波形,分析它们的对应关系。实验结果 用示波器观察波形是否和理论相一致。1.接上示波器观察 D1、D2、D3 的波形,记录下来。2.接上示波器观察
14、 FY_OUT 的波形 3.接上示波器观察 FS 的波形 4.对比复用和单个波形的关系。实验二实验二 固定速率时分复用解复用实验固定速率时分复用解复用实验 实验目的 1.熟悉集中插入帧同步码时分复用信号的帧结构特点。2.掌握固定速率时分复用的数字分接原理。3.掌握帧同步码的识别原理。实验内容 1.用使用固定速率信号源、固定速率时分复用复接端接口及固定速率时分复用分接端接口三个模块连成一个理想信道时分复用数字通信系统,使系统正常工作。2.用示波器观察集群信号(FY_OUT)、位同步信号(BS)及帧同步信号(FS),熟悉它们的对应关系。3.阅读实验指导,学习简单时分复用的数字分接原理。4.观察信号
15、源发光管与终端发光管的显示对应关系,观察直接时分复用与解复用的实验效果。实验仪器 示波器,RC-GT-II 型光纤通信实验系统。实验原理(一)数字分接的基本组成:在实际应用中,通常总是把数字复接器和数字分接器装在一起做成一个设备,称为复接分接器(缩写为 Muldex)。在这里我们继续讨论数字分接器。7 数字分接器的基本组成如图 2-1 所示。数字分接器的作用是把一个合路数字信号分解为原来支路的数字信号。数字分接器由 同步、定时、分接和恢复单元所组成。定时单元的作用是为分接和恢复单元提供基准时间信号,它只能由接收的时钟来推动。同步单元的作用是为定时单元提供控制信号,使分接器的基准时间与复接器的基
16、准时间信号保持正确的相位关系,即保持同步。分接单元与复接单元相对应,分接单元的作用是把输入的合路数字信号(高次群)实施时间分离。分接器的恢复单元与复接器的调整单元相对应,恢复单元的作用是把分离后的信号恢复成为原来的支路数字信号。图 2-1 数字分接器的基本组成(二)所用实验模块的结构原理:本实验使用固定速率信号源、固定速率时分复用复接端接口及固定速率时分复用分接端接口三个模块。本实验所用到的模块组合是固定速率时分复用的复用端和分接端,复接端的原理及产生复接信号 FY_OUT 的过程请参照实验一,这里只对分接端的原理进行说明。分接端原理方框图如图 2-2 所示。它输入单极性非归零信号(帧结构如图
17、 2-3 所示),由位同步信号提取电路和帧同步信号产生器产生位同步时钟信号(BS)和帧同步信号(FS),通过 BS、FS 这把两路数据信号从时分复用信号中分离出来,两个 8 位的并行数据信号,两个并行信号驱动 16 个发光二极管,左边 8 个发光二极管显示第一路数据,右边 8 个发光二极管显示第二路数据,二极管亮状态表示“1”,熄灭状态表示“0”。两个串行数据信号码速率为数字源输出信号码速率的 1/3。本实验用到的电路中,除了显示电路是由分立器件组成的外,其他电路全都在两片大规模集成电路 XC95XL144TQ100-5(以下简称 CPLD)内部。本实验用到以下测试点及输入输出点:D1,D2,
18、D3 8 位串行信号输出/测试点 D_IN1,D_IN2,D_IN3 8 位串行信号输入/测试点 BS 位同步信号输出点/测试点 8 FS 帧同步信号输出点/测试点 FY-OUT 复用信号输出点/测试点 FY-IN 复用信号输入点/测试点 延迟1延迟2整形延迟3BSFY-INFDFD-7显示显示串/并变换串/并变换帧同步信号产生器帧同步码识 别 器位同步提取器BD/BDSDFD-15 图 2-2 分接端原理方框图 0100111数据 2数据 1帧同步码无定义位 图 2-3 FY_OUT 信号帧结构 各组成模块功能说明:a)位同步提取器(全数字锁相环):位同步提取器的作用是:从输入的 FY_IN
19、 信号中提取位同步信息,通过数字锁相环产生本地的位同步时钟信号 BS,该位同步信号(BS)为整个解复用电路的主要时钟信号。数字锁相的原理方框图如图 2-3 所示,它由稳定度振荡器、分频器、相位比较器和控制器组成。其中,控制器包括图中的扣除门、附加门和“或门”。高稳定度振荡器产生的信号经整形电路变成周期性脉冲,然后经控制器再送入分频器,输出位同步脉冲序列。若接收码元的速率为 F(波特),则要求位同步脉冲的重复速率也为 F(赫)。这里晶振的振荡频率设计在 nF(赫),由晶振输出经整形得到重复频率为 nF(赫)的窄脉冲(图 2-4 中的 b(b))。如果接收端晶振输出经 n 次分频后,不能准确地和收
20、到的码元信号同频同相,这时就要根据相位比器输出的误差信号,通过控制器对分频器进行调整。从经微分、调整后的码元信息中就可以获得接收码元所有过零点的信息,其工作波形如图 2-4 所示。得到接收码元的相位后,再将它加于相位比较器去比较。首先,先不管图中的迟延 3,设接收信号为不归零脉冲(波形 a),我们将每个码元的宽度分两个区,前半码元称为“滞后区”,即若位同步脉冲波形 b落入此区,表示位同步脉冲的相位滞后于接收码元的相位;同样,后半码元称为“超前区”。接收码元经微分调整,并经迟延 4 电路后,输出如波形 e 所示的脉冲。当位同步脉冲波形 b 9 (它是由 n 次分频器 d 端的输出,取其上升沿而形
21、成的脉冲)位于超前区时,波形 e 和分频器 d 端的输出波形 d 使与门 A 有输出,该输出再经过迟延 1 就产生一超前脉冲(波形 f)。若位同步脉冲波形 b(图中的虚线表示)落于滞后区,分频器 c 端的输出波形(c 端波形和d 端波形为反相关系)如波形 c所示,则与门 B 有输出,再经过迟延 2 产生一滞后脉冲(波形 g)。这样,无论位同步脉冲超前或滞后,都会分别送出超前或滞后脉冲对加于分频器的脉冲进行扣除或附加,因而达到相位调整的目的。现在讨论图中的迟延 3 的作用。同波形图看到,位同步脉冲帅分频器 d 端输出波形(波形 d)的正沿而形成的,所以相位调整的最后结果应该合波形 d 的正沿对齐
22、窄脉冲 e(即 d的正沿位于窄脉冲之内)。若 d 端产输出波形最后调整到如波形图 d所示的位置,则 A、B两个与门都有输出;先是通过与门 B 输出一个滞后脉冲,后是通过与门 A 输出一超前脉冲。这样调整的结果使位同步信号的相位稳定在这一位置,这是我们所需要的。然而,如果 d 端的输出波形调整到波形图 d的位置,这时,A、B 两个与门出都有输出,只是这时是先通过A 门输出一超前脉冲,而后通过 B 门输出一滞后脉冲。如果不采取措施,位同步信号的相位也可以稳定在这一位置,则输出的位同步脉冲(波形 b)就会与接收码元的相位相差 180。克服这种不正确锁定的办法,是利用在这种情况下 A 门先有输出的这一
23、特点。当 A 门先有输出时,这个输出一方面产和超前脉冲对锁相环进行调整;另一方面,这个输出经迟延 3 产生一脉冲将与门 B 封闭,不会再产生滞后脉冲。这样通过 A 六不断输出超前脉冲,就可以高速分频器的输出的相位,直到波形 d 的正沿对齐窄脉冲(波形 e)为止。延迟 1延迟2 附加门 扣除门整形 时钟 或门BN 次分频延迟3 A微分调整 单稳 4脉冲形成 非门图 2-3 位同步器方框图 位同步脉冲 接收码元 10 图 2-4 波形图 b)帧同步码识别器,帧同步信号产生器(合称帧同步电路):帧同步码 识别器同步保 护器分频器脉冲生 成器BSFY_INFS 图 2-5 帧同步电路组成框图 由图 2
24、-5 可知,整个帧同步电路主要由分频器、帧同步码识别器、脉冲生成器和同步保护器四大部分组成。各组成电路的作用分别如下:分频器:主要是将位同步信号进行 24 分频得到与信源的帧同步信号同频的准帧同步信号,然后送入脉冲生成器进行相位调整。帧同步码识别器:从串行信号(FY_IN)识别出同步码(在我们系统中的同步码为:X1110010),当识别器识别到一组帧同步码时,它就输出一个脉冲,送入同步保护器;若输入的信号中没有同步码,则其始终输出低电平。同步保护器:当没有帧识别脉冲输入时,始终输出一低电平,使脉冲生成器停止工作,这样就没有 FS 信号输出;当有连续的识别脉冲输入时,保护器输出满足时序要求的控制
25、脉冲给脉冲生成器。脉冲生成器:当分频器和同步保护器都输出满足要求的时钟信号时,脉冲生成器才输出正确的帧同步脉冲;当分频器和同步保护器输出的信号不满足时序要求时,则将输出错误的 11 FS 信号。c)延迟器 1、2、3,整形器:通过整形器,则可以将送来的 FS 信号进行脉冲调整,使其脉冲宽度刚好为 8 个码元宽度。延迟器主要是由移位寄存器组成,主要是对整形器送来的帧同步信号进行相位调整,以满足时序的需要。波形图如图 2-6 所示。d)串/并变换:在 FD 及 FD_7 的作用下,串并转换器对输入的数据信号进行选通转换:当 FD 为“1”时,转换器 1 工作,将第一路数据复原为并行数据并输出到发光
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 光纤通信 实验
限制150内