pcb布局技巧.pdf

《pcb布局技巧.pdf》由会员分享，可在线阅读，更多相关《pcb布局技巧.pdf（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCBPCBPCBPCB 板布局原则、布线技巧板布局原则、布线技巧（图解）（图解）摘摘 要要本文对旁路电容、电源、地线设计、电压误差和由 PCB 布线引起的电磁干扰(EMl)等几个方面问题，以及和模拟和数字布线的基本准则进行讨论与分析，并以 12 位传感系统为例对布局窍门的应用作说明。关键词关键词模拟数字布局 电磁干扰(EMl)PCB 设计 噪声容限 高阻抗前言前言-电子产品工程化的关键步骤电子产品工程化的关键步骤现代电子工程领域中的数字设计人员和数字电路板设计人员在不断增加，这反映了行业的发展趋势。尽管对数字设计的发展与重视给电子产品带来了重大发展，但 并不是说模拟电路设计重要性可以大幅降低

2、，相反仍然存在、而且还会一直存在着一部分数字电路与模拟或现实环境接口的电路设计。特别是模拟布局和数字布局技 术是不能掉以轻心的，因为它直接关系到电子产品的质量，是电子产品工程化很关键的步骤，也是设计人员迫切希望了解和掌握的问题。应该说，模拟和数字领域的布线策略有一些类似之处，但要获得更好的结果时，若采用的布线策略不同，即仍旧是用简单电路布线设计，则不再是最优或最佳方案了。为此，本 文就旁路电容、电源、地线设计、电压误差和由 PCB 布线引起的电磁干扰(EMl)等几个方面，就模拟和数宇布线的基本相似之处与差别及以 12 位传感系统为 例说明的布局窍门进行讨论与分析。为此，先述模拟和数字布线要领的

3、相似之处。一、一、PCBPCBPCBPCB 布局布线基本要领布局布线基本要领1 1 1 1、旁路或去耦电容、旁路或去耦电容在布线时，模拟器件和数字器件都需要这些类型的电容，都需要靠近其电源引脚连接一个旁路电容，此电容值通常为 0.1F。系统供电电源则需要另一类去耦电容，通常此电容值大约为 10F。这些电容的位置如图 1 所示。电容取值范围为推荐值的 1/10 至 10 倍之间。但引脚须较短，且要尽量靠近器件(为 0.1F 电容)或供电电源(为 10F 电容)。在电路板上加旁路或去耦电容，以及这些电容在板上的布置，对于数字和模拟设计来说都属于基本常识，但其功能却是有区别的。在模拟布线设计中旁路电

4、容通常用于旁路电源上的高频信号，如果不加旁路电容，这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说，这些高频信号 的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话，就可能在信号路径上引入噪声，更严重的情况甚至会引起振动。而对于控制器和处理器这样的数字器件 来说，同样需要去耦电容，但原因不同。这些电容的一个功能是用作“微型”电荷库，这是因为在数字电路中，执行门状态的切换(即开关切换)通常需要很大的电 流，当开关时芯片上产生开关瞬态电流并流经电路板，有这额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷，会造成电源电压发生很大变化。电 压变化太大，会导致数

5、字信号电平进入不确定状态，并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化，由于电路板走线 存在寄生电感，则可采用如下公式计算电压的变化：V=Ldl/dt其中 V=电压的变化L=电路板走线感抗dI=流经走线的电流变化dt=电流变化的时间因此，基于多种原因，在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是非常好的做法。2 2 2 2、电源线和地线要布在一起、电源线和地线要布在一起电源线和地线的位置良好配合，可以降低电磁干扰(EMl)的可能性。如果电源线和地线配合不当，会设计出系统环路，并很可能会产生噪声。电源线和地线配 合不当的 PCB 设计示例如图

6、2 所示。在此电路板上，使用不同的路线来布电源线和地线，由于这种不恰当的配合，电路板的电子元器件和线路受电磁干扰(EMI)的可能性比较大。此电路板上，设计出的环 路面积为 697 平方米。而采用图 3 所示的方法，电路板上或电路板外的辐射噪声在环路中感应电压的可能性会大大降低。在此单面板中，到电路板上器件的电源线 和地线彼此靠近。此电路板中电源线和地线的配合比图 2 中恰当，其设计出的环路面积为 12.8 平方米。电路板中电子元器件和线路受电磁干扰(EMI)的可能 性降低了679/12.8 倍或约 54 倍。3 3 3 3、如何抑制地线干扰、如何抑制地线干扰3.13.13.13.1 地线干扰成

7、因地线干扰成因所谓干扰，必然是发生在不同的单元电路、部件或系统之间，而地线干扰是指通过公用地线的方式产生的信号干扰。注意这里所提到的信号，通常是指交流信号或者跳变信号。地线干扰的形式很多，有人把它归结成两类：地线环路干扰、公共阻抗干扰，我认为应该还要加上地线环路的电磁偶合干扰，因此是三类。下图可以很好的说明三类地线干扰的成因。衡性，每根导线上的电流不同，因此会产生差模电压，对电路造成影响。具体的说就是“B单元电路”的地线电流，在 J、N、L、M 形成的“地线环路”中，对放大器 A1 和 A2 造成了影响。由于这种干扰是由电缆与地线构成的环路电流产生的，因此成为地环路干扰。3.23.23.23.

8、2 地环路电磁耦合干扰地环路电磁耦合干扰在实际电路的 PCB 上，J、N、L、M 形成的“地线环路”将包围一定的面积，根据电磁感应定律，如果这个环路所包围的面积中有变化的磁场存在，就会在环路中产生感生电流，形成干扰。空间磁场的变化无处不在，于是包围的面积越大干扰就越严重。3.33.33.33.3 公共阻抗干扰公共阻抗干扰认真考察上图所示的电路结构，我们将发现，J、N、L、M 中，有一条连接是多余的，随便去除其一，仍然可以满足各个接地点的连通关系，同时又可以消除地线环路。那么，将哪一条连线去除比较合理呢？这时就要考虑另一类的干扰问题公共阻抗干扰。去除 J：这是最差的方案。J 去除后地线环路似乎消

9、失了，可是另一个更可怕的环路又形成了（I、N、L、M），其中 I 是信号线，因此干扰比原来有线 J 时还要严重。去除 M：环路消失，但是我们发现，此时放大器 A2 的地线电流需要流过 J、N 到达接地零点，注意 N 段是 A1 和 A2 共同的接地线，因此 A2 接地电流在 N 上形成的电压降就加到了 A1 上，形成干扰。这种因共用一段地线而形成的干扰称为“公共阻抗干扰”。去除 L：不仅不能解决 A2 与 A1 之间的公共阻抗干扰问题，还引起了“B 单元电路”与 A1、A2 之间的公共阻抗干扰问题。去除 N：看来这是最后的方法。其实这样做将使 M 成为 A1、A2 的“公用阻抗”，同样形成干扰

10、。还是存在问题！但是，我们注意到，此法中的干扰是 A1 对 A2 的干扰，A2 是后级，工作信号强度远大于 A1，因此 A1 对 A2 的干扰，很难造成不良后果。最合理的走线方案是：去除 N，然后将 M 的下端直接连到“接地信号零点”上。3.43.43.43.4 小结小结地线造成电磁干扰的主要原因是地线存在阻抗，当电流流过地线时，会在地线上产生电压，这就是地线噪声。在这个电压的驱动下，会产生地线环路电流，形成地环路干扰。当两个电路共用一段地线时，会形成公共阻抗耦合。解决地环路干扰的方法有切断地环路，增加地环路的阻抗，使用平衡电路等。解决公共阻抗耦合的方法是减小公共地线部分的阻抗，或采用并联单点

11、接地，彻底消除公共阻抗二、模拟和数字二、模拟和数字电路电路布线要领布线要领1 1 1 1、地平面可能是个难题、地平面可能是个难题电路板布线的基本知识既适用于模拟电路，也适用于数字电路。一个基本的经验准则是使用不间断的地平面，这一基本准则可降低了数字电路中的 dIdt(电流随时间的变化)效应，因为 dIdt 效应会造成地的电势并使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同，但有一点除外。对于模拟电路，还要另外一点需要注意，就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点 可以通过如下做法来实现：将模拟地平面单独连接到系统地连接端，或者将模拟电路放置在电路板的最远端，也就是线路的

12、末端。这样做是为了保持信号路径所受到 的外部干扰最小。对于数字电路就不需要这样做，数字电路可容忍地平面上的大量噪声，而不会出现问题。2 2 2 2、元件的位置、元件的位置如上所述，在每个 PCB 设计中，电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说，数字电路“可含”噪声，而且对噪声不敏感(因为数字电 路有较大的电压噪声容限)；相反，模拟电路的电压噪声容限就小得多。两者之中，模拟电路对开关噪声最为敏感。在混合信号系统的布线中，这两种电路要分隔 开，如图 4 所示，其 4(a)将电路的数字和模拟部分分隔开，数字电路应靠近接扦件和电源位置；其 4(b)尽可能将高频和低频分开，其高频元

13、件应放置在接扦件和电源附近。3 3 3 3、PCBPCBPCBPCB 设计产生的寄生电容和寄生电感设计产生的寄生电容和寄生电感PCB 设计中可能会产生的问题是，寄生电容和寄生电感很容易形成。寄生电容的产生与减少设计电路板时，放置两条彼此靠近的走线就会产生寄生电容，这是用了以下走线方法所产生的，见图 5 所示。即在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走线的旁边。在这两种走线配置中，一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的，电场产生的电流将转化为电压。快速电压瞬变最常发生在模拟信号设计的数字侧。如果发

14、生快速电压瞬变的走线靠近高阻抗模拟走线，这种误差将严重影响模拟电路的精度。在这种环境中，模拟电路有两个不利的方面：其噪声容限比数字电路低得多；高阻抗走线比较常见。那采用何种技术可以减少这种现象呢？采用下述两种技术之一可以减少这种现象。最常用的技术是根据如下的电容公式，改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意，变量“d”在电容方程的分母中，“d”增加，容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下，长度“L”减小，两条走线之间的容抗也会降低。另一种技术是在这两条走线之间布地线。地线是低阻抗的，而且添加这样的另外一条走线将削弱产生干扰的电场，如图 5 所示

15、。寄生电感产生与降低电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线，在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放 置在另一条的旁边，如图 6 所示。在这两种走线配置中，一条走线上电流随时间的变化(dIdt)，由于这条走线的感抗，会在同一条走线上产生电压，并由于 互感的存在，会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大，干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路 中才会发生这种现象，但这种现象在数字电路中比较常见，因为数字电路中存在较大的瞬时开关电流。为消除电磁干扰源的潜在噪声，最好将“安静”的模拟线路

16、和噪声 IO 端口分开。要设法实现低阻抗的电源和地网络，应尽量减小数字电路导线的感抗，尽量降低模拟电路的电容耦合。三、三、12121212 位传感系统为例的布局窍门位传感系统为例的布局窍门12 位传感系统简介布局窍门以 12 位传感系统的良好布线方法作为应用举例，其目的为了讨论概念和原理，而不是为了将某个布线推荐为唯一可用的方案。其应用电路是一负载单元电路，该电路可精确测量传感器上施加的重量，然后将结果显示在 LCD 显示屏。系统电路原理图如图 7 所示。这儿采用的负载单元是 Omega 公司的LCL-816G 桥式压力传感器。LCL-816G 传感器模型是由 四个电阻元件组成的桥，需电压激励

17、。将 5V 激励电压加在传感器高端，施加 32 盎司(重量单位)最大信号时，满刻度输出摆幅为+/-10mV 差分信号。该小 差分信号被双运放仪表放大器(MCP6021)放大。根据电路精度要求，选了一个 12 位A/D 转换器。当转换器将输入端的电压进行数字化后，数字码经转换器 SPI(串行外设端口发送到单片机。然后，单片机用软件查表法表将来自 A/D 转换器的数字信号转换为重量。此时如需要的话，线性化和标定工作可由单片机(控制器)代码实现。完成这一步后，结果送到 LCD 显示器。最后一步是为控制器软件固化。电路设计好后，下面即可设计印刷电路板和布线了。3.13.13.13.1 关于设计印刷电路

18、板和布线关于设计印刷电路板和布线需要说明的是，若使用自动布线工具，则经常要返回来对布线做很大的修改。如果自动布线工具可以实现布线限制，可能还有成功的可能性。但如果自动布线工具没有限制选项的话，为此，最好的方法是不要使用自动布线工具，为此采用手工布线。3.1.13.1.13.1.13.1.1 布线的一般准则布线的一般准则器件布局器件布局既然是采用手工布线，那么第一个步骤是在板上放置器件。这个关键步骤应该做的比较好，因为可将噪声敏感器件和产生噪声器件分开放置。完成这个任务有两个准则：第一、将电路中器件分成两大类：高速(40MHz)器件和低速器件。如果可能的话，将高速器件尽量靠近板的接插件和电源放置

19、。第 二、将上述大类再分成三个子类：纯数字、纯模拟和混合信号。电路板的布线要符合要领：器件布局图应注意高速器件、低速器件与电路板的接插件和电源之间的关 系；数字器件最靠近电路板的接插件和电源，与其他数字和模拟电路分离开了，与图 4(a)类同；要将高频元件尽量靠近接插件和电源放置，与图 4(b)类同；纯模拟器件距离数字器件最远，以确保开关噪声不会耦合到模拟信号路径中。地和电源策略地和电源策略确定了器件的大体位置后，就可以定义地平面和电源平面了。实现这些平面是需要一些策略技巧的。首先，在 PCB 中不使用地平面是很危险的，尤其是在模拟和混合信号设计中。这是何因呢？其一，因为模拟信号是以地为基准的，

20、地噪声问题比电源噪声问题更难应对。例如，在图 7 所示电路中，AD 转换器(MCP3201)的反相输入引脚是接地的；其二，地平面还对噪声有屏蔽作用。采用地平面可以很容易解决这 些问题，如图 8 所示的布线在底层添加了地平面。地平面(图 8b)有几处被信号线打断，应尽量减少地平面被断开的次数。电流返回路径不应缩短，因为这些走线 会限制从器件到电源接插件的电流流动。AD 转换器输出码要密集得多，而电路的噪声码宽度仅为 11 个码，而在没有地平面或电源平面的电路的噪声码宽度要为 15 个码，其 AD 转换器输出码不太要密集。从上述数据很容易看出，地平面确实对电路噪声有抑制作用。当电路中没有地平面时，

21、噪声的宽度大约为 15 个码；添加了地平面后，性能提高了约 1.5 倍或 15/11 倍。测试是在电磁干扰较低的实验室中进行的。AD 转换器输出数字码的噪声可归因于运放的噪声和缺少抗信号混叠滤波器。如果电路中有“最少”量的数字电路，可能只需要一个地平面和一个电源平面就可以了。需要注意的是，将数字和模拟地平面连接在一起的危险在于模拟电路会从电源引脚引入噪声，并将噪声耦合到信号路径中。在电路的一点或多点上，要将模拟电路和数字电路的地和电源连接在一起，以确保所有器件的电源、输入和输出共地，其标称值不会被破坏。在 12 位系统中，电源平面并不象地平面那么重要。尽管电源平面可以解决许多问题，使电源线比电

22、路板上其他走线宽两倍或三倍，以及有效使用旁路电容，都可以降低电源的噪声。信号线信号线电路板(包括数字和模拟电路)上的信号线要尽量短。这个基本准则将降低无关信号耦合到信号路径的可能性。尤其要注意的是模拟器件的输入端，这些输入端通 常比输出引脚或电源引脚具有更高的阻抗。例如，AD 转换器的参考电压输入引脚在进行转换期间是最为敏感的。对于图 7 中的 12 位转换器，输入引脚(IN+和 IN-)对引入的噪声也很敏感。运放的输入端也有可能在信号路径中引入噪声。这些端通常具有 109 至 1013 的输入阻抗。高阻抗输入端对于输入电流比较敏感。如果从高阻抗输入端引出的走线靠近有快速变化电压的走线(如数字

23、或时钟信号线)，就会发生这种情况，此时电荷通过寄生电容耦合到高阻抗走线中。这两条走线 之间的关系，与图 5 所示类同。图 5 中，两条走线之间寄生电容 C 的值主要取决于走线之间的距离(d)，以及两条走线保持平行的长度(L)，其寄生电容 C 公式 与上述公式(1)相同，通过这个模型，高阻抗走线中产生的电流等于：I=C dVdt其中：I=高阻抗走线上的电流C=两条 PCB 走线之间的电容值dV=有开关动作的走线上的电压变化dt=电压从一个电平变化到下一个电平所用的时间3.1.23.1.23.1.23.1.2 旁路电容和抗信号混叠滤波器的使用旁路电容和抗信号混叠滤波器的使用尽管本文是关于布线的文章

24、，但认为讨论一些电路设计的基本知识也是非常必要的。有关旁路电容的一个好原则是：在电路中始终包含旁路电容。如果设计电路时，没有加旁路电容，电源噪声很可能使电路的精度达不到 12 位。旁路电容旁路电容可在电路板上的如下两个位置放置旁路电容：一个电容(12F 至 I00F)放置在电源侧；一个电容放置在每个有源器件(包括数字和模拟器件)旁边。加 在器件上旁路电容的值取决于使用的器件。如果器件的带宽小于或大约等子 1MHz，那么采用 lF 的电容可以显著降低引入的噪声。如果器件的带宽约大于 10MHz，则用 0.1F 的电容可能比较合适。如果带宽在这两个频率之间，可同时使用这两种容值的电容，或使用其一。

25、(或请参考厂商的使用指南)。电路板上的每个有源器件都需要一个旁路电容。旁路电容必须尽可能靠近器件的电源引脚放置，如图 8 所示。如果一个器件使用了两个旁路电容，容值小的电容要最靠近器件引脚。而且，旁路电容的引脚要尽量短。抗信号混叠滤波器抗信号混叠滤波器可能注意到，图 7 所示的电路中没有抗信号混叠滤波器。正如数据所显示，这一疏忽在电路中引起了噪声问题。此电路板中，当在仪表放大器的输出和 AD 转换器的输入之间接入一个四阶、10Hz 抗信号混叠滤波器时，转换响应的性能大为提高。模拟滤波可在模拟信号到达 AD 转换器之前，消除叠加在模拟信号上的噪声，尤其是无关的噪声尖峰。模数转换器将对出现在其输入

26、端的信号进行转换，这种信号可能包括传感器电压信号或噪声，抗信号混叠滤波器消除了转换过程中的高频噪声。3.23.23.23.2 12121212 位布线技巧归纳位布线技巧归纳-PCB-PCB-PCB-PCB 设计检查表设计检查表只要遵循如下几个准则，良好的 12 位布线技巧并不难掌握：1检查器件相对于接插件的位置，确保高速器件和数字器件最靠近接插件。2电路中至少要有一个地平面。3使电源线比板上的其他走线宽。4检查电流回路，寻找地线中的可能噪声源。这可通过确定地平面上所有点的电流密度和可能存在的噪声量来实现。5正确旁路所有器件，将电容尽量靠近器件的电源引脚放置。6使所有走线都尽量短。7查看所有的高

27、阻抗走线，逐条走线查找可能的电容耦合问题。8确保对混合信号电路中的信号正确滤波。四、结论四、结论上述分析说明：4.1 数字和模拟范围确定后，谨慎布线对获得成功的 PCB 是至关重要的。布线要领通常作为经验准则作介绍，因为很难在实验室环境中测试出产品的最终成功与否。因此，尽管数字和模拟电路的布线要领存在相似之处，但我们还是要认识到并认真对待其布线要领的差别。4.2 尤其是有源数字走线靠近高阻抗模拟走线时，会引起严重的耦合噪声，这只能通过增加走线之间的距离来避免。参考文献参考文献1 Henry WOtt，NoiSeRedution Techniques in EIectronic Systems，2nded。Wiley，19982 Ralph Morrison，Noise and other interfering Signals，Wiley and Sons，19923 模拟和接口指南 Microchip Technology Inc 2004.年http:/