印刷电路板_PCB_的电磁干扰(EMI)抑制知识.pdf

《印刷电路板_PCB_的电磁干扰(EMI)抑制知识.pdf》由会员分享，可在线阅读，更多相关《印刷电路板_PCB_的电磁干扰(EMI)抑制知识.pdf（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、印刷电路板印刷电路板(PCB)的的 EMI 抑制知识抑制知识 日常生活中，我们常常可以看到这样的现象，当把手机放置在音箱旁，接电话的时候，音箱里面会发出吱吱的声音，或者当我们在测试一块电路板上的波形时，忽然接到同事的电话，会发现接电话瞬间我们示波器上的波形出现变形，这些都是电磁干扰的特征。电磁干扰不但会影响系统的正常工作，还可能给电子电器造成损坏，甚至对人体也有害处，因此尽可能降低电磁干扰已经成为大家关注的一个焦点，诸如 FCC、CISPR、VCCI 等电磁兼容标准的出台开始给电子产品的设计提出了更高的要求。虽然人们对电磁兼容性的研究要远远早于信号完整性理论的提出，但作为高速设计一部分，我们习

2、惯地将 EMI 问题也列入信号完整性分析的一部分。本章将全面分析电磁干扰和电磁兼容的概念、产生及抑制，重点针对高速 PCB 的设计。4.1 EMI/EMC 的基本概念4.1 EMI/EMC 的基本概念 电磁干扰即 EMI(Electromagnetic Interference)，指系统通过传导或者辐射，发射电磁波并影响其他系统或本系统内其他子系统的正常工作。因为所有的电子产品都会不可避免地产生一定的电磁干扰，为了量度设备系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力，人们提出了电磁兼容这个概念。美国联邦通讯委员会在 1990年和欧盟在 1992 都提出了对商业数

3、码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。对于电磁兼容性，必须满足三个要素：1.电磁兼容需要存在某一个特定的空间。比如，大的，一个房间甚至宇宙；小的，可以是一块集成电路板。2.电磁兼容必须同时存在骚扰的发射体和感受体。3.必须存在一定的媒体(耦合途径)将发射体与感受体结合到一起。这个媒体可以是空间，也可以是公共电网或者公共阻抗。对于 EMI，可以按照电磁干扰的途径(详细的分类参见附录一)来分为辐射干扰、传导干扰和感应耦合干扰三种形式。辐射干扰就是指如

4、果骚扰源不是处在一个全封闭的金属外壳内，它就可以通过空间向外辐射电磁波，其辐射场强取决于装置的骚扰电流强度、装置的等效阻抗，以及骚扰源的发射频率。如果骚扰源的金属外壳带有缝隙与孔洞，则辐射的强度与干扰信号的波长有关。当如果孔洞的大小和波长可以比拟时，则可形成干扰子辐射源向四周辐射，辐射场中金属物还可以形成二次辐射；传导干扰，顾名思义，骚扰源主要是利用与其相连的导线向外部发射，也可以通过公共阻抗耦合，或接地回路耦合，将干扰带入其他电路，传导干扰是电磁干扰的一种重要形式；感应耦合干扰的途径是介于辐射途径与传导途径之间的第三条途径，当骚扰源的频率较低时，骚扰电源的辐射能力有限。同时骚扰又不直接与其他

5、导体连接，此时电磁骚扰能量则通过与其相邻的导体产生感应耦合，将电磁能转移到其他导体上去，在邻近导体内感应出骚扰电流或者电压。感应耦合可以通过导体间的电容耦合的形式出现，也可以由电感耦合的形式或电容、电感混合出现。4.2 EMI 的产生4.2 EMI 的产生 我们来分析一下 EMI 的产生，忽略自然干扰的影响，在电子电路系统中我们主要考虑是电压瞬变和信号的回流这两方面。4.2.1 电压瞬变 对于电磁干扰的分析，可以从电磁能量外泄方面来考虑，如果器件向外泄露的能量越少，我们可以认为产生的电磁干扰就比较小。对于高速的数字器件来说，产生高频交流信号时的电压瞬变是产生电磁干扰的一个主要原因。我们知道，数

6、字信号在开关输出时产生的频谱不是单一的，而是融合了很多高次谐波分量，这些谐波的振幅(即能量)由器件的上升或者下降时间来决定，信号上升和下降速率越快，即开关频率越高，则产生的能量越多。所以，如果器件在很短的时间内完成很大的电压瞬变，将会产生严重的电磁辐射，这个电磁能量的外泄就会造成电磁干扰问题。通常，高速数字电路的 EMI 发射带宽可以通过下面的公式计算:F=1/Tr F 为开关电路产生的最高 EMI 频率，单位为 GHz，Tr 为信号的上升时间或者下降时间，单位为 ns。比如，对于上升时间为 1ns 左右的器件，那么它所产生的最高 EMI 频率将为 350MHz，而如果上升时间降为为 500p

7、s，那么它的最高 EMI 发射频率将为 700MHz，远远高于系统正常的工作频率，这将会在一定程度上影响周围其他系统的正常工作。显然，如果能减缓信号的上升沿，将会在很大程度上减少 EMI，但是随着电子设计和芯片制造水平的发展，器件总是朝着高速方向发展，单一的降低信号开关速率显然是不现实的。但我们却可以通过降低信号电压来达到同样的目的，因为在相同的时间内，低电压器件需要跨越的逻辑门电压幅度较小，就同样减缓器件的上升沿速率，所以低电压器件也是高速电路发展的趋势。4.2.2 信号的回流 任何信号的传输都存在一个闭环的回路，当电流从驱动端流入接收端的时候，必然会有一个回流电流通过与之相邻的导体从接收端

8、回流至驱动端，构成一个闭合的环路，而环路的大小却和 EMI 的产生有着很大的关系，我们都知道，每一个环路都可以等效为一个天线，环路数量或者面积越大，引起的 EMI 也越强。我们知道，交流信号会自动选取阻抗最小的路径返回驱动端，但实际情况中，信号不可能始终保持如图 1-4-1 所示的理想路径，特别是在高密度布线的 PCB 板上，过孔，缝隙等都可能降低参考平面理想的特性，而是表现为更复杂的回流形式(图 1-4-2)。图 1-4-1 理想信号回流示意图 图 1-4-2 实际情况中的信号回流 对高频信号回流的理解不能有一个思维定势，认为回流必须完全存在于信号走线正下方的参考平面上。事实上，信号回流的途

9、径是多方面的：参考平面，相邻的走线，介质，甚至空气都可能成为它选择的通道，究竟哪个占主要地位归根结底看它们和信号走线的耦合程度，耦合最强的将为信号提供最主要的回流途径。比如在多层 PCB 设计中，参考平面离信号层很近，耦合了绝大部分的电磁场，99以上的信号能量将集中在最近的参考平面回流，由于信号和地回流之间的环路面积很小，所以产生的 EMI 也很低。但如果由于相邻的参考平面上存在缝隙等非理想因素，这就导致了回流的面积增大，低电感的耦合作用减弱，将会有更多的回流通过其它途径或者直接释放到空中，这就会导致 EMI 的大大增加。我们参考图 1-4-3 来分析信号回流对 EMI 的影响，可以看到：信号

10、和回流外部区域，由于磁场的极性相反，可以相互抵消，而中间部分是加强的，这也是对外辐射的主要来源。很明显，我们只要缩短信号和回流之间的距离，就可以更好的抵消外围的电磁场，同时也能降低中间加强部分的面积，大大抑制 EMI。图 1-4-3 信号回路的磁场耦台分析 4.2.3 共模和差摸 EMI 当两条或者多条信号线以相同的相位和方向从驱动端输出到接收端的时候，就会产生共模干扰。共模特性表现为这些导线组中的感生电流方向全部相同，而产生的磁场也是他们相同方向磁场的迭加，增大了磁场强度，向外辐射能量的大天线就是这样形成的。在共模的情况下，会导致磁场强度的变大和电场强度减小，这样就相当于增加了传输线的电感和

11、减小传输线的电容值。因此，如果传输线的阻抗变大，电磁场能量外泄增加，电磁干扰也变大。电源线上电流从驱动端流到接收端的时候和它回流之间耦合产生的干扰，就叫做差模干扰。电流流向负载时，会产生等值的回流，这两个方向相反的电流，当回流电流完全居于传输电流下方的时候，就形成了标准的差模信号。由于它们相互之间产生的磁场方向相反，因而可以抵消大部分的磁场，抑制了磁场的外泄比率，而其中残留的电磁场就形成了差模 EMI 通常，线路上这两种电磁干扰是同时存在的，由于线路的阻抗不平衡，两种分量在传输过程中回相互转变，情况十分复杂。干扰在线路上经过长距离传输后，由于线路阻抗和地线阻抗不同，差模干扰的衰减要比共模干扰的

12、衰减大，因此控制共模干扰往往比控制差模干扰要困难的多。在 PCB 的电磁兼容设计中，主要考虑的标准是电路板对外辐射能量的多少，所有的辐射分为共模辐射和差模辐射两种。PCB 上的每根信号走线都会引起一定的共模辐射，在传输线阻抗很高、终端开路的情况下引起的共模辐射最强，也可以从单根天线的角度考虑。而由信号走线和回流之间的回路引起的辐射称为差模辐射，可以看为简单的环形天线。一般来说，共模辐射的影响要更为严重，所以在高速 PCB 抑制 EMI 的设计中，有一个很重要的思想就是“将共模辐射转化为差模辐射”。这是如何实现的呢?刚才说到，造成强烈的共模辐射的条件就是高阻抗走线和高阻抗的负载(开路)，如果我们

13、能有效地降低走线的阻抗，即缩小信号走线到参考平面的距离，就可以大大减小共模辐射的强度。此外，对终端进行合理的匹配，也可以降低高阻抗负载的影响。这时，对外电磁能量辐射的主体就转变为信号和回流之间的差模辐射。所以，我们在高速 PCB 的 EMC 设计中，往往更多地考虑电流回路，这并不是忽略共模辐射，而是在将共模辐射有效地转化为差模辐射的前提下，对 EMI 的整体控制。4.3 EMI 的控制4.3 EMI 的控制 我们知道，造成设备性能降低或失效的电磁干扰必须同时具备三个要素，首先是有一个电磁场所，其次是有干扰源和被干扰源，最后就是具备一条电磁干扰的耦合通路，以便把能量从干扰源传递到受干扰源。因此，

14、为解决设备的电磁兼容性，必须围绕这三点来分析。一般情况下，对于 EMI 的控制，我们主要采用三种措施：屏蔽、滤波、接地。这三种方法虽然有着独立的作用，但是相互之间是有关联的，良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可以使滤波器的要求低一些。下面，我们来分别介绍屏蔽、滤波和接地。4.3.1 屏 蔽 屏蔽能够有效的抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个，一个是限制内部的辐射电磁能量外泄出控制区域，另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理，我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽.4.3.1.1 电场屏蔽 一般情况下，电场感应可以看成是分布电容

15、间的耦合，图 1-4-4 是一个电场感应的示意图。图 1-4-4 电场感应示意图 其中 A 为干扰源，B 为受感应设备，其中 Ua 和 Ub 之间的关系为 Ub=C1*Ua/(C1+C2)C1 为 A、B 之间的分布电容；C2 为受感应设备的对地电容。根据示意图和等式，为了减弱 B上面的地磁感应，使用的方法有 1.增大 A 和 B 之间的距离，减小 C1 2.减小 B 和地之间的距离，增大 C2 3.在 AB 之间放置一金属薄板或将 A 使用金属屏蔽罩罩住 A，C1 将趋向 0 数值 相对来说 1 和 2 比较容易理解，这里主要针对第 3 种方法进行分析。由图 1-4-5 可以看出，插入屏蔽板

16、后(屏蔽板接地)。就造成两个分布电容 C3 和 C4，其中 C3 被屏蔽板短路到地，它不会对 B 点的电场感应产生影响。而受感应物 B 的对地和对屏蔽板的分布电容，C3 和 C4，实际上是处在并联的位置上。这样，B 设备的感应电压 ub应当是 A 点电压被 A、B 之间的剩余电容 C1与并联电容 C2 和 C4 的分压，即 Ub=C1*Ua/(C1+C2+C4)图 1-4-5 加入金属板后的电场感应图 由于 C1远小于为屏蔽的 C1，所以在 B 的感应电压就会减小很多。因此，很多时候都采用这种接地的金属罩作为屏蔽物。以下是对电场屏蔽的几点要点总结：1:屏蔽金属板放置靠近受保护设备比较好，这样将

17、获得更大的 C4，减小电场感应电压。2:屏蔽板的形状对屏蔽效能的高低有明显的影响，例如，全封装的金属盒可以有最好的电场屏蔽效果，而开孔或带缝隙的屏蔽罩可以有最好的电场屏蔽效果，而且开孔或者带缝隙的屏蔽罩，其屏蔽效能会受到不同程度的影响。3:屏蔽板的材料以良性导体为佳。对厚度并无特殊要求。4.3.1.2 磁场屏蔽 由于磁场屏蔽通常是对直流或很低频场的屏蔽，其效果和电场屏蔽和电磁场屏蔽相比要差很多，磁场屏蔽的主要手段就是依赖高导磁材料具有的低磁阻，对磁通起分路的作用，使得屏蔽体内部的磁场大大减弱。对于磁场屏蔽需要注意的几点：1:减小屏蔽体的磁阻(通过选用高导磁率材料和增加屏蔽体的厚度)2:被屏蔽设

18、备和屏蔽体间保持一定距离，减少通过屏蔽设备的磁通。3:对于不可避免使用缝隙或者接风口的，尽量使缝隙或者接风口呈条形，并且顺沿着电磁线的方向，减少磁通。4:对于强电场的屏蔽，可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁饱和的材料，如硅钢等；而内部可选用容易到达饱和的高导磁材料。因为第一次屏蔽削弱部分，第二次削弱大部分，如果都使用高导磁，会造成进入一层屏蔽的在一层和二层间造成反射。如果要屏蔽内部的磁场，则相反。而屏蔽体一般通过非磁性材料接地。4.3.1.3 电磁场屏蔽 电磁场屏蔽是利用屏蔽体阻隔电磁场在空间传播的一种措施。和前面电场和磁场的屏蔽机理不同，电磁屏蔽对电磁波

19、的衰减有三个过程：1:当电磁波在到达屏蔽体表面时，由于空气与金属的交界面上阻抗不连续，对入射波产生反射，这种反射不要求屏蔽材料必须有一定厚度，只需要交界面上的不连续。2:进入屏蔽体的电磁波，在屏蔽体中被衰减。3:穿过屏蔽层后，到达屏蔽层另一个屏蔽体，由于阻抗不连续，产生反射，重新回到屏蔽体内 从上面三个过程看来，电磁屏蔽体对电磁波的衰减主要是反射和吸收衰减。4.3.1.4 电磁屏蔽体和屏蔽效率 屏蔽效率是对屏蔽体进行性能评估的一个指数，它的表达式为：SE(db)=A+R+B 1）其中 A 为吸收损耗，吸收损耗是指电磁波穿过屏蔽罩时能量损耗的数量，吸收损耗可以通过下面的公式计算：AdB=1.31

20、4(f*)1/2*t f：频率(MHz)：铜的导磁率：铜的导电率 t：屏蔽体厚度 2)R 指反射损耗，反射损耗(近场)的大小取决于电磁波产生源的性质以及与波源的距离。对于杆状或直线形发射天线而言，离波源越近波阻抗越高，然后随着与波源距离的增加而下降，但平面波阻抗则无变化(恒为 377)。相反，如果波源是一个小型线圈，则此时将以磁场为主，离波源越近波阻抗越低，波阻抗随着与波源距离的增加而增加，但当距离超过波长的六分之一时，波阻抗不再变化，恒定在 377 处。反射损耗随波阻抗与屏蔽阻抗的比率变化，因此它不仅取决于波的类型，而且取决于屏蔽罩与波源之间的距离。这种情况适用于小型带屏蔽的设备。近场反射损

21、耗可按下式计算：R(电）db=321.8-(20*lg r)-(30*lg f)-10*lg(/)R(磁）db=14.6+(20*lg r)+(10*lg f)+10*lg(/)其中 r 指波源与屏蔽之间的距离。3)SE 算式最后一项是校正因子 B，其计算公式为：B=20lg-exp(-2t/)此式仅适用于近磁场环境并且吸收损耗小于 10dB 的情况。由于屏蔽物吸收效率不高，其内部的再反射会使穿过屏蔽层另一面的能量增加，所以校正因子是个负数，表示屏蔽效率的下降情况。也就是说，我们想抑制住 EMI，必须提高屏蔽效率，那么，屏蔽材料的选择也变得很重要了 只有如金属和铁之类导磁率高的材料才能在极低频

22、率下达到较高屏蔽效率。这些材料的导磁率会随着频率增加而降低，另外如果初始磁场较强也会使导磁率降低，还有就是采用机械方法将屏蔽罩作成规定形状同样会降低导磁率。在高频电场下，采用薄层金属作为外壳或内衬材料可达到良好的屏蔽效果，但条件是屏蔽必须连续，并将敏感部分完全遮盖住，没有缺口或缝隙(形成一个法拉第笼)。然而在实际中要制造一个无接缝及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多个部分进行制作，因此就会有缝隙需要接合，另外通常还得在屏蔽罩上打孔以便安装与插卡或装配组件的连线。设计屏蔽罩的困难在于制造过程中不可避免会产生孔隙，而且设备运行过程中还会需要用到这些孔隙。制造、面板连线、通风口、外部监测窗口

23、以及面板安装组件等都需要在屏蔽罩上打孔，从而大大降低了屏蔽性能。尽管沟槽和缝隙不可避免，但在屏蔽设计中对与电路工作频率波长有关的沟槽长度作仔细考虑是很有好处的。任一频率电磁波的波长为：波长()=光速(C)/频率(Hz)当缝隙长度为波长(截止频率)的一半时，RF 波开始以 20dB/lO 倍频(1/10 截止频率)或 6dB/8倍频(1/2 截止频率)的速率衰减。通常 RF 发射频率越高衰减越严重，因为它的波长越短。当涉及到最高频率时，必须要考虑可能会出现的任何谐波，一旦知道了屏蔽罩内 RF 辐射的频率及强度，就可计算出屏蔽罩的最大允许缝隙和沟槽。例如如果需要对 1GHz(波长为 300mm)的

24、辐射衰减，则 150mm 的缝隙将会开始产生衰减，因此当存在小于 150mm 的缝隙时，1GHz辐射就会被衰减。所以对 1GHz 频率来讲，若需要衰减 20dB，则缝隙应小于 15 mm(150mm 的1/10)，需要衰减 26dB 时，缝隙应小于 7.5mm(15mm 的 1/2 以上)，需要衰减 32dB 时，缝隙应小于 3.75mm(7.5mm 的 1/2 以上)。可采用合适的导电衬垫使缝隙大小限定在规定尺寸内，从而实现这种衰减效果。由于接缝会导致屏蔽罩导通率下降，因此屏蔽效率也会降低。要注意低于截止频率的辐射其衰减只取决于缝隙的长度直径比，例如长度直径比为 3 时可获得 100dB 的

25、衰减。在需要穿孔时，可利用厚屏蔽罩上面小孔的波导特性；另一种实现较高长度直径比的方法是附加一个小型金属屏蔽物，如一个大小合适的衬垫。上述原理及其在多缝情况下的推广构成多孔屏蔽罩设计基础。多孔薄型屏蔽层：多孔的例子很多，比如薄金属片上的通风孔等等，当各孔间距较近时设计上必须要仔细考虑。下面是此类情况下屏蔽效率计算公式 SE=20lg(fc/o/)-10lg n 其中 f 截止频率 n：孔洞数目注意此公式仅适用于孔间距小于孔直径的情况，也可用于计算金属编织网的相关屏蔽效率。接缝和接点：接缝和接点：电焊、铜焊或锡焊是薄片之间进行永久性固定的常用方式，接合部位金属表面必须清理干净，以使接合处能完全用导

26、电的金属填满，保持高阻状态导电衬垫的作用是减少接缝或接合处的槽、孔或缝隙，使 RF 辐射不会散发出去。EMI 衬垫是一种导电介质，用于填补屏蔽罩内的空隙并提供连续低阻抗接点。垫片系统：垫片系统：一个需要考虑的重要因素是压缩，压缩能在衬垫和垫片之间产生较高导电率。衬垫和垫片之间导电性太差会降低屏蔽效率，另外接合处如果少了一块则会出现细缝而形成槽状天线，其辐射波长比缝隙长度小约 4 倍。确保导通性首先要保证垫片表面平滑、干净并经过必要处理以具有良好导电性，这些表面在接合之前必须先遮住；另外屏蔽衬垫材料对这种垫片具有持续良好的粘合性也非常重要。导电衬垫的可压缩特性可以弥补垫片的任何不规则情况。所有衬

27、垫都有一个有效工作最小接触电阻，设计人员可以加大对衬垫的压缩力度以降低多个衬垫的接触电阻，当然这将增加密封强度，会使屏蔽罩变得更为弯曲。大多数衬垫在压缩到原来厚度的 30至 70时效果比较好。因此在建议的最小接触面范围内，两个相向凹点之间的压力应足以确保衬垫和垫片之间具有良好的导电性。另一方面，对衬垫的压力不应大到使衬垫处于非正常压缩状态，因为此时会导致衬垫接触失效，并可能产生电磁泄漏。与垫片分离的要求对于将衬垫压缩控制在制造商建议范围非常重要，这种设计需要确保垫片具有足够的硬度，以免在垫片紧固件之间产生较大弯曲。在某些情况下，可能需要另外一些紧固件以防止外壳结构弯曲。压缩性也是转动接合处的一

28、个重要特性，如在门或插板等位置。若衬垫易于压缩，那么屏蔽性能会随着门的每次转动而下降，此时衬垫需要更高的压缩力才能达到与新衬垫相同的屏蔽性能。在大多数情况下这不太可能做得到，因此需要一个长期 EMI 解决方案。如果屏蔽罩或垫片由涂有导电层的塑料制成，则添加一个 EMI 衬垫不会产生太多问题，但是设计人员必须考虑很多衬垫在导电表面上都会有磨损，通常金属衬垫的镀层表面更易磨损。随着时间增长这种磨损会降低衬垫接合处的屏蔽效率，并给后面的制造商带来麻烦。如果屏蔽罩或垫片结构是金属的，那么在喷涂抛光材料之前可加一个衬垫把垫片表面包住，只需用导电膜和卷带即可。若在接合垫片的两边都使用卷带，则可用机械固件对

29、 EMI 衬垫进行紧固，例如带有塑料铆钉或压敏粘结剂(PSA)的“C 型”衬垫。衬垫安装在垫片的一边，以完成对 EMI 的屏蔽。推广开来说，不仅仅针对高频电路，一般系统都需要进行屏蔽，这是因为结构本身存在一些槽和缝隙。所需屏蔽可通过一些基本原则确定，但是理论与现实之间还是有差别。例如在计算某个频率下衬垫的大小和间距时还必须考虑信号的强度，如同在一个设备中使用了多个处理器时的情形。表面处理及垫片设计是保持长期屏蔽以实现 EMC 性能的关键因素。4.3.2 滤波4.3.2 滤波 滤波通常采用三种器件来实现：去耦电容、EMI 滤波器和磁性元件。4.3.2.1 去耦电容 前面我们曾经分析过，当电路在很

30、快的器件高低电平变换的时候，就会产生一系列的正弦谐波分量，这些正弦谐波分量就是我们所说的 EMI 成分，这些高频谐波会通过和其他设备之间的耦合通道对其他设备造成电磁干扰。合理使用去耦电容就能起到很好的抑制电磁干扰的效果，实际的电容是可以等效图 1-4-6 所示的模型：图 1-4-6 电容的等效模型 其中等效串联电阻我们称之为 ESR，等效串联电感我们称之为 ESL，我们可以计算出这个等效电容的谐振频率为：Fr=1/2LC 电容的滤波原理就是通过这个频率来确定。小于谐振频率的时，电容体现为容性，而当频率大于谐振频率的时，电容就体现为感性。所以，我们在滤除较为低频的噪声的时候，就应当选择电容值比较

31、高的电容，想滤去频率较高的噪声，比如我们前面所说的 EMI，则应该选择数值比较小的电容。所以，在实际中，我们通常放置一个 1uf 到 10uf 左右的去耦电容在每个电源输出管脚处，来抑制低频成分，而选取 O.01uf 到 O.1uf 左右的去耦电容来滤除高频部分(对去耦电容的特性分析请参考第五章电源完整性分析)。为了获得最佳的 EMI 抑制效果，我们最好能在每组电源和地的引脚都能安装一个电容，但是如果电源在流出引脚前在Ic 内部已经放置去耦电容，那么在引脚处就不必在和每个地之间连接一个电容了但是这样对 IC 芯片的成本会相应提高。图 1-4-7 是一个放置耦合电容和不放置耦合电容的 EMI 仿

32、真比较：图 1-4-7 去耦电容对抑制 EMI 的作用 4.3.2.2 EMI 滤波器 EMI 滤波一般是用在对电源线的滤波，它是用来隔离电路板或者系统内外的电源，它的作用是双向的，即可以作为输出滤波，也可以作为输入滤波EMI 滤波器是由电感和电容组成。比较常见的几种 EMI 滤波器有：穿心电容，L 型滤波器，型滤波器，T 型滤波器等。对于不同滤波器的选择，我们通常是通过滤波器接入端的阻抗大小来决定。如果电源线两端都为高阻，那么易选用穿心电容和型滤波器，但是型滤波器的衰减速度比穿心电容大；如果两端阻抗相差比较大，适宜选择 L 型滤波器，其中电感接入低阻如果两端都为低阻抗，那么就选用 T 型滤波

33、器。4.3.2.3 磁性元件 磁性元件是由铁磁材料构成的，有来抑制 EMI，最常见的磁性元件有磁珠，磁环，扁平磁夹子。磁环和磁夹子一般用在连接线上，如图 1-4-8 所示。图 1-4-8 磁性元件示意图 磁性元件的工作原理很简单，就是相当于在传输线上串入一电感，厂家一般会提供与图1-4-9 类似的特性图，设计者必须根据需求来选择相应的磁性元件，在下图中，线上串接一个磁性元件的插入损耗可由下面这个公式计算得出：Loss(dB)=20log(Zs+Zf+Z1)(Zs+Z1)图 1-4-9 磁性元件的特性图 由于磁性元件并不增加线路中的直流阻抗，这使得它非常适合用在电源线上做 EMI 抑制器件。由于

34、磁珠很小也很容易处理，所以有时候也把它用在信号线上作为 EMI 抑制器件，但是它掩盖了问题的本质，影响了信号的上升下降时间，除非万不得以或者在设计的最后调试阶段，一般不推荐使用。4.3.3 接地4.3.3 接地 实际中，信号的基本接地方式有三种，浮地、单点接地和多点接地。1浮地 浮地就是指和公共地分开的接地。采用浮地的目的是为了将电路或者设备与公共地或可能引起环流的公共导线隔离开来。浮地还可以使不同电位的电路之间的配合变得简单。由于浮地和其他公共地之间隔离开，所以，一般不会受到其他地上噪声的影响，但是，却容易在浮地上面形成静电的堆积，时间长了就会形成静电干扰。目前有种解决办法是采用大电阻将接浮

35、地设备和大地相连，能够进行静电释放。2单点接地 单点接地是指在一个电路或者设备中，只有一个物理点被定义接地参考点，电路或者设备中所以的接地信号都接到这个接地点，由于所有的接地信号都接到一起，由于每个信号接地的距离不一样，很容易使接地点的电平不稳定，而且，更为严重的一个问题是单点接地不适合高频电路或者设备。因为在高频下，信号波长很小，如果接地线的长度接近/4 的时候，接地处会形成短路，反射系数为-1，信号会反射回来，达不到接地效果，所以，对于高频电路，我们不提倡使用单点接地方式而使用多点接地方式。3多点接地 多点接地是指设备或电路中的各个接地都直接接到离它最近的接地平面上，以使得各个接地线的长度

36、远小于/4。多点接地的优点是比较简单，而且接地线上出现的高频驻波现象明显减少。但是多点接地系统中的地线回路对系统提出了跟高的要求，保证各个接地点之间的稳定电平和低阻抗是必须注意的一个问题。4混合接地 由于单点接地和多点接地都存在各自的优缺点，所以，有很多情况下，系统内部将单点接地和多点接地两种混合使用，也就是我们说的混合接地。先将电路中的所有电路接地特性进行分析、统计，将那些必须多点接地的使用多点接地，而其余的进行单点接地。示意图 1-4-10是一种混合接地的方式，对于直流，电容是开路的，电路是单点接地，对于射频，电容是导通的电路是多点接地。图 1-4-10 混合接地示意图 良好的接地能够减缓

37、电压瞬变，保证良好的信号回流路径，它是抑制 EMI 的一种重要手段。特别是将屏蔽和接地配合使用，这样对于高频下的电磁兼容性问题，往往能取到事半功倍的效果。第八章中还有对接地理论的更详细的分析。4.4 PCB 设计中的 EMI4.4 PCB 设计中的 EMI 前面我们从理论上分析了 EMI 的产生情况，并主要从系统设计方面考虑了很多实际采用的抑制 EMI 的手段和方式，这节里我们将针对高速 PCB 设计，来分析如何进行 EMI 控制。4.4.1 传输线 RLC 参数和 EMI 对于 PCB 板来说，PCB 上的每一条走线都可以有用三个基本的分布参数来对它进行描述，即电阻，电容和电感。在 EMI

38、和阻抗的控制中，电感和电容的作用很大。电容是电路系统存储系统电能的元件。任何相邻的两条传输线之间，两层 PCB 导电层之间以及电压层和周围的地平面之间都可以组成电容。在这些所有的电容中，传输线和它的回流电流之间组成的电容数值最大，也数量最多，因为任何的传输线，它都会在它的周围通过某种导电物质形成回流。根据电容的公式：C=s/(4kd)，他们之间形成的电容的大小和传输线到参考平面的距离成反比，和传输线的直径(横截面积)成正比。我们都知道，如果电容的数值越大，那么他们之间存储的电场能量也越多，换句话说，他往外部泄露系统能量的比率将更少，那么这个系统产生的 EMI 就会得到一定的抑制作用。电感是电路

39、系统中存储周围磁场能量的元件。磁场是由流过导体的电流产生的感生场。电感的数值表示它存储导体周围磁场的能力，如果磁场减弱，感抗就会变小，感抗变大的时候，磁场就会增大，那么对外的磁能量辐射也会变大，即 EMI 值越大。所以，如果系统的电感越小，那么就能对 EMI 进行抑制。在低频情况下，如果导体变短，厚度变大，变宽的时候，导体的电感就会变小，而在高频情况下，磁场的大小则和导线及其回流构成的闭环面积的函数，如果把导线与其回路靠近，由于回流和本身电流大小相等(在最佳回流状态)方向相反，所以两者产生的磁场就会相互抵消，降低了导体的感应电感，所以，保持导体上电流和其最佳回流路径，能够一定程度的减小 EMI

40、.而在一个实际电路中，导线的电容和电感是融合为一体的，我们如果只分析电容或者只考虑电感都有些片面，所以我们引入阻抗。阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。导线和回路之间的阻抗是导线及其回路之间电感和电容的函数，阻抗 ZO 等于(L/C)1/2。通过前面的分析和阻抗 ZO 的公式，从抑制 EMI 角度上来说，我们希望阻抗越小越好。当阻抗比较小即电容较大和电感较小的时候，我们只要保持电路的正常布线，使电流保持最佳回流路径，就可以使 EMI 控制在最小。而当电容变小，电感变大，将会使系统屏蔽电磁场能量的能力下降，外泄电磁场能量增加，EMI 变大。4.4.2 叠层设计抑制 EMI

41、从前面的分析可以看到，低阻抗的参考平面在抑制 EMI 中起着至关重要的作用，因而我们在进行叠层设计时，应该特别注重参考平面层的安排。对于 PCB 板上的信号走线来说，好的分层应该是让所有的信号层两边紧挨着电源层或者接地层；从电源来看，好的分层是应该把电源与接地层相邻，且电源和接地层的距离尽可能的小，尽量保证电源和地层上的低阻抗。随着信号频率的不断提高，一般只有 6 层板以上的多层 PCB 板才能起到良好的 EMI 抑制效果。下面，我们以 6 层板为例，对不同的 PCB 迭层设计方案的性能优劣做一些比较。图 1-4-11 六层 PCB 的两种典型叠层设计 六层 PCB 的叠层设计通常有两种方案(

42、如图 1-4-11 所示)。对于第一种方案，我们可以把电源和地分别放在第 3 和第 4 层，这一设计虽然电源覆铜阻抗低，但是由于第 1 层和第 6 层为信号层，其电磁屏蔽性能差，导线上的很大一部分磁场都要辐射到外界，换句话说，信号电流和回流信号中，一个处于屏蔽范围内，而另一个却有一半处于屏蔽范围外，一个处于屏蔽范围之内，这样其实增加了差模 EMI。但是如果两个外层上的信号线数量最少，走线长度很短(短于信号最高谐波波长的 1/20)，则这种设计可以解决差模 EMI 问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每 1/20 波长为间隔)，则对差模 EMI 的抑制特别好。而且我们还可以

43、条件允许的情况下，在信号层的每一层靠边处铺设一圈铜，并且在 1/20波长的间距内打控，也能很好的防止 EMI 的泄漏如前所述，要将铺铜区与内部接地层多点相联。第二种方案就是将电源和地分别放在第 2 和第 5 层，虽然抑制了绝大部分差模 EMI，但由于电源覆铜阻抗高，对减少共模 EMI 辐射的效果不好。此外，从信号阻抗控制的观点来看，这一做法也是非常有利的，因而该方案成为目前应用最广泛的六层板设计方案。如果我们能够有能力将所有的信号走线完全分布在两层内进行，那么我们可以采用其它更优化的叠层设计：将第 1 和第 6 层(两个表层)铺地，第 3 和第 4 层设置为电源和地。信号线走在 2 和 5 层

44、，两边都有参考平面屏蔽，因而 EMI 抑制能力是优异的。该设计的缺点就是走线层只有两层，布线空间略显紧张。实际中要灵活处理，比如在铺铜区内也可以适当走线，只是要注意不能隔断上层信号的回流通路。还有一种叠层方案为：信号、地、信号、电源、地、信号，这也可实现信号完整性设计所需要的良好的环境：信号层与参考层相邻，电源层和接地层配对。不足之处在于铺铜层的堆叠不平衡，这会给加工制造带来麻烦。解决问题的办法是将第 3 层所有的空白区域填铜，填铜后如果第 3 层的覆铜密度接近於电源层或接地层，这块板就可以近似地看作是结构平衡的电路板。注意，填铜区必须接电源或接地(最好接地)，连接过孔之间的距离仍然是小于 1

45、/20波长。4.4.3 电容和接地过孔对回流的作用4.4.3 电容和接地过孔对回流的作用 高速 PCB 设计中对于 EMI 的抑制是非常灵活的，设计者永远不可能很完美地解决所有的 EMI问题，只有从小处着手，从对各个细节的把握来达到整体抑制的效果，有时，往往一个看似微不足道的电容或过孔都能起着举足轻重的作用。也许提到电容对 EMI 的抑制作用大家都比较熟悉，即利用电容的储能滤波特性，稳定电压，消除高次谐波，从而达到降低 EMI 的效果。在这节里，我们将重点分析一下电容和接地过孔在保证信号低阻抗回路中所起的作用，这也是多层 PCB 板设计中有效抑制 EMI 的重要方面之一。多层 PCB 设计中，

46、由于布线密度，拓补结构的要求，信号走线经常需要在层间切换，如果它所参考的地平面也发生变化，那么该信号的回流路径将发生变化，从而产生一定的 EMI 问题，如图 1-4-12 所示：图 1-4-12 信号换层带来的 EMI 问题 解决这一问题最简单也是最有效的方法就是合理添加电容或过孔。如果两个不同的参考平面都是地或都是电源，那么我们可以通过添加接地过孔或者电源连接过孔来为信号的回流提供回路(图 1-4-13 A)；如果两个参考平面是电源和地之间的切换，那么就可以利用旁路电容提供低阻抗的回路(图 1-4-13 B)。图 1-4-13 过孔或电容提供回流通路 上图我们可以看到，在信号走线换层的附近多

47、放置一些接地过孔(电源孔)和电容能为信号提供完整的低阻抗的回路，保证了信号和回流之间的耦合，从而抑制了 EMI。需要注意的是，回流通过电容切换参考平面时，由于本身及过孔的寄生电感存在，仍然会产生一定的电磁辐射和信号衰减，所以设计者头脑里要有一个正确的指导思想：尽量少换层走线，换层后尽量保持信号靠近同一(或者同属性)的参考平面。4.4.4 布局和走线规则 PCB 板上器件的布局，可以按照下面几个原则来进行：PCB 板上器件的布局，可以按照下面几个原则来进行：1:按照器件的功能和类型来进行布局。对于功能相同或者相近的器件，放置在一个区域里面有利于减小他们之间的布线长度。而且还能防止不同功能的器件在

48、一个小区域内形成干扰。2:按照电源类型进行布局。这个是布局中最重要的一点，电源类型包括不同的电源电压值，数字电路和模拟电路。按照不同电压，不同电路类型，将他们分开布局，这样有利于最后地的分割，数字地紧贴在数字电路下方，模拟地紧贴在模拟电路下方。这样有利于信号的回流和两种地平面之间的稳定。3:关于共地点和转换器的放置。由于电路中很可能存在跨地信号，如果不采取什么措施，就很可能导致信号无法回流，产生大量的共模和差模 EMI。所以，布局的时候尽量要减少这种情况的发生，而对于非走不可的，可以考虑给模拟地和数字地选择一个共地点，提供跨地信号的回流路径。电路中有时还存在 A/D 或 D/A 器件，这些转换

49、器件同时由模拟和数字电源供电，因此要将转换器放置在模拟电源和数字电源之间。对于 PCB 的走线，我们这里建议如下一些措施来抑制 EMI：对于 PCB 的走线，我们这里建议如下一些措施来抑制 EMI：1:保证所有的信号尤其是高频信号，尽可能靠近地平面(或其他参考平面)。2:一般超过 25MHz 的 PCB 板设计时要考虑使用两层(或更多的)地层。3:在电源层和地层设计时满足 20H 原则。如图 1-4-14 如图 1-4-14 (由于 RF 电流在电源层和地层的边缘也容易发射电磁波，解决这个问题的最好方法就是采用20-H 规则，即地平面的边缘比电源平面大 20H(H 是电源到地平面的距离)。若是

50、设计中电源的管脚在 PCB 的边缘，则可以部分延展电源层以包住该管脚。)4:将时钟信号尽量走在两层参考平面之间的信号层。5:保证地平面(电源平面)上不要有人为产生的隔断回流的断槽。6:在高频器件周围，多放置些旁路电容。7:信号走线时尽量不要换层，即使换层，也要保证其回路的参考平面一样。8:在信号换层的过孔附近放置一定的连接地平面层的过孔或旁路电容。9:当走线长度(单位英寸)数值上等于器件的上升时间(单位纳秒)，就要考虑添加串联电阻。10:保证时钟信号或其他高速电路远离输入输出信号的走线区域。11:尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于 90 度，信号走线不能呈环状等