时序逻辑电路分析与设计 (IV).ppt
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《时序逻辑电路分析与设计 (IV).ppt》由会员分享,可在线阅读,更多相关《时序逻辑电路分析与设计 (IV).ppt(32页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、时序逻辑电路分析与设计 (IV),孙卫强,内容提要,时序逻辑电路的分类时序电路的分析方法同步时序电路的分析方法异步时序电路的分析方法常用的时序逻辑电路计数器寄存器和移位寄存器序列脉冲发生器序列信号发生器时序逻辑电路的设计方法同步时序电路设计异步时序电路设计,时序逻辑电路设计的一般方法,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,2.得到状态图,1.抽象为13个状态的时序电路,电路在第12个状态时输出1,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计
2、一个有进位输出端的十三进制计数器,3. S0S12分别用00001100的四位二进制码表示。得到次态表。,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,3. S0S12分别用00001100的四位二进制码表示。得到次态/输出卡诺图。,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,3. S0S12分别用00001100的四位二进制码表示。得到次态/输出卡诺图。,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状
3、态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,Q3n+1卡诺图,Q2n+1卡诺图,Q1n+1卡诺图,Q0n+1卡诺图,输出C的卡诺图,4. (a)得到次态方程和输出方程,次态方程,输出方程,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,JK触发器的特征方程,次态方程,4. (b)得到驱动方程,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,4. (b)得到驱动方程,驱动方程,J3=Q2Q1Q0K3=Q2J2=Q1Q0K2=(Q3(
4、Q1Q0)J1=Q0K1=Q0J0=(Q3Q2)K0=1,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,5. 画出电路连接图,利用次态方程和状态图,检查能否自启动,逻辑抽象,画状态转移图并化简,通过卡诺图化简表达式,得到状态方程和驱动方程,画出逻辑电路图,例1 设计一个有进位输出端的十三进制计数器,电路的自启动检查,1101,1110,1111,/1,/1,/1,例2 设计一个串行数据检测器,要求:连续检测一个二进制码流,如果连续输入3个或者以上的1时输出1,否则输出0,S0,S1,S2,S3,输入0个1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序逻辑电路分析与设计 IV 时序 逻辑电路 分析 设计 IV
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内