高速PCB设计技术(p).pdf
《高速PCB设计技术(p).pdf》由会员分享,可在线阅读,更多相关《高速PCB设计技术(p).pdf(6页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、l 9 9 8 年 l 1月 NO V 1 9 9 8 嚆 叶 恤】计算机工程与科学 COMP UTER ENGI NE ERI NG&S CI ENCE 第 2 0 卷第 4娟 Vo 1 2 O NO 4 7 o-7 高速P C B设计技术 Hi g h-S p e e d P CB De s i g n Te c h n o l o g y I l liC i t ,7 1 O (J c 帅 劬 晖 p (国防手 i 技大 学计 算机学院)l (S e h o o I o f C e mp u t e r S c i e n c e,Na t i o 丑 l un i v e r s i
2、t y 0 f De f e n s e T e e h n o l o g y)摘要高速 P C B已成为数 字系统设计中的主流设计。本文概述 1 P C B设计的发 展趋势及设计流程,详细分析 j影响高速信号传输的 关键 因素,具休介绍 1规则驱动的 P C B设计方法和高速 P C B设计分析技术,介绍 j现代 E DA技术的概况。AB S TRACT Hi g h-s p e e d P CB h a s b e c o me t h e ma i n s t r e a m i n d i g i t a l s y s t e m d e s i g n Th e p a p e
3、r pr e s e n t s a n o v e r v i e w O f t h e t e n d e n c y a n d t h e f l o wc h a r t o f P CB d e s i g n,a n d d i s c u s s e s t h e k e y f a c t o r s o f h i g h s p e e d s i g n a l t r a n s mi s s i o n F i n a l l y,t h e me t h o d o f r u l e d r i v e n d e s i g n a n d t h e t
4、 e c h n o l o g y o f h i g h s p e e d P CB d e s i g n a r e d i s c u s s e d c o n c r e t e l y a n d mo d e r n EDA t e c h n o l o g y i s i n t r o d u c e d a s we l 1 关键询高速 P C B设计,信号传糖,规则驱动,E D A。KE Y WORDS h i g h-s p e e d PC B d e s i g n,s i g n a l t r a n s mi s s i o n,r u l e-d r
5、 i v e n,E DA 一、引言 随着计算机系统的不断更新换代,超大规模集成 电路不断朝着集成度更高、芯片更 小的方向发展。计算机主颗的不断提高,以及生产工艺的日趋精密完善,高速 P C B(印 制电路板)成为数字系统设计中的主流设计。一个系统能否达到所期望的高速工作主 频值,在很大程度上取决于 P C B设计。高速P C B设计,已经不仅仅再是 准 生产工艺允许的情况下,用尽量短的敷铜线把器 件互连就算完成;而是要从选择高速器件类型开始,对关键网络的特征和走线方式与长 度进行控制,以及对P C B设计前的整板的预分析和预设置,直到 P C B设计完后的仿真和 。嚣 薯 晶 霁 誉 。昌
6、1年 7 月 生 讲 师,穰 士 现 从 事 计 算 机 图 形 拳、可 视 化 技 术,E D A 戟 伴 工 具 的 开发与应用、高建 P C B 设计与实现技术等方面的研究工作 涌讯地址:4 1 0 0 7 8 朝南长秒国防科技大学计算机学院。dd 怕 s:S c h o f Comp u t e r S c ,N&t 1Un i v Dde meTe e h,Ch a u g s ha,Hu n a ut 1 00 73,P R Ch i n a 7 0 维普资讯 http:/ 后分析,最后达到我们所要设计的要求为止。高速 P C B设计中对高速信号网络的特征与 走线控制的设计技术,已
7、成为高速数字产品成功与否的关键。高速 P CB设计 反映在器件上,就是高频时钟要求我们选择具有更快速度的开关驱动 器件。一个 P C B上的信号是否作为高速信号来处理取决于上升时间、导线长度和传输速 率三种因素,而高速 P C B设计的特点也就在于怎样控制信号传输时间和信号完整性这两 个方面。二、高速 P C B中关键因素分析 高速 印制板的复杂环境使得很难 用一 简单理论和有效的观点来讨论所有的关键 因 素。当导体(印制导线)被看作是有源时,数字脉冲通过导体(印制导线)时,都会有 很多潜在的问题。例如,导体太长或太短都有可能导致时间上的冲突附近信号的能量 也可能耦合到导体(印制导线)的数字脉
8、冲上并减慢其传输速度,这样也会引起 时间上 的冲突和降低信号的完整性;另外,数字脉冲的能量也有可能在导体终端不完全被吸收,并引起振荡反射,从而导致多逻辑门限串扰。总之,要精确描述高速信号传输问题是很 困难 的。另外,在电路中引起某一现象往往是多个原因造成的。也就是说虽然某时在讨论某 个原 因,但在实际的 P CB中始终存在各种因素的作用,并且这些 因素还在不断变化。对 高速信号的传输分析可从时间问题和噪声问题两方面来讨论,时间问题包含互连延时和 时钟不齐。其中,互连延时在系统中是必须限定的脉冲时延,而时钟不齐则是由于时钟 信号延时的不同而产生的。噪声问题包含兰类噪声,一是 由于阻抗不匹配而导致
9、的反射 噪声,二是 由于 电容和 电感耦台而导致串扰的耦台噪声,三是 由于在地层上同时开启驱 动端而引起电压降的开关 噪声,下对这些关键因素逐一分析 互连延时 互连 延 时是指信号从驱动器 件的输出腿经过导体(印制导 线)到接受端所甩的时间。一般在数字 系统中,互连延时占关键 网络延时的 4 0 ,如图 1所示。髓着芯片延时的降低,互连延时 占系统延时的百分 比在增加 在系统延时中,互连延时已经成为 非常关键的因素。因此,正确地预计和控制互连延时来满足关键 网络的时间要求 已是非常重要。互连延时的大小取决于信号传输速率、互连长度和引起上升 图 1 数字 系统 中关键 霸培的 延时分 配 时间拉
10、长的电容性负载。传辖速率直接与印制板材料的介电常数相关。因而,如果用较 低的介电常数的材料时,就要用缩短 导体(印制导线)的长度来弥补。互连延时的降低 总在不断地追求导体(印制导线)短,印制板材料的绝缘常数低,以及管脚电密和电导 小。高速 P C B设计要求仔细考虑网络的拓扑结构并控制导体(印制导线)的长度,以避 免由于互连延时而引起的信号完整性问题。另外,对于时钟不齐,可应用分支的办法来缩短互连延时,但必须仔细考虑分支的 长度,以保证时钟脉冲在 同一时刻传到各负载端。71 维普资讯 http:/ 反射噪声 当能量通过导体并且在导体 的终端不被吸收,这样就会有部分能量披反射回导体,从 而产生反
11、射 噪声。在一般(低速)系统中,反射能量会被 向前运动的脉冲吸收 虽然反 射能量会减慢向前运动的脉冲速度,但它仍可为逻辑跃变提供一个有效的信号电平。在 高速系统中,反射噪声导致振铃,这样就有可能引起无效触发或延迟触发,并使逻辑状 态的不定改变 反射噪声可以通过使导体(印制导线)的长度短于 1 2上升时间的传输长度,或在 导体(印制导线)的终端使输入电导与特 征电导相匹配来得 以控制。另外,也可以用在 导体(印制导线)终端接入匹配电阻的方法来控制信号反射,匹配电阻的接入有并联和 串联两种方式。耦合噪声(串扰)所谓耦合噪声(串扰)就是指相邻(或相近)的导体间不应有的能量耦合。在 P C B 中,典
12、型的串扰是发生在同一层导体(印制导线)间,但也有发生在相邻层的导体(印 制导线)间。串扰 引起在第一个导体上的信号(能量)损失和在第二个导体上的信号干 扰,串扰的大小取决于源信号的频率(或上升时间)、导体(印制导线)的几何形状、与 邻近导体的距离,以及网络的拓扑结构(包括终端负载)。P CB中有两类串扰 t电容性和电感性 串扰。电容性耦合是 由于信号 电压与耦合电流 在两个方向上,电感性耦合是由于信号电源与耦合电压在同一方向上。此外,信号通过 导体时将在相邻的导体上引起两类不同的噪声信号,前向耦台信号和反向耦合信号。总之,两个导体(印制导线)的耦台能量的大小正比于两导体(印制 导线)的平行 走
13、线长度,反 比于两导体的间距。因而 串扰的减少可以通过限制平行线段长度,使导 体间距离更远,及采取对关键 网络隔离的办法实现。串扰的减少也可通过应用低 电导材 料的导体(印制导线)实现。开关噪声 当 P C B上多个驱动端 同时开启时,在参考平面上(地层)就会产生 电压降或 电源滞 后(羞),因为某些器件的接地腿对 这类噪声非常敏感。所 以,开关噪声通常也稚地弹噪 声(g r o u n d b o u n c e)。地平面的电流是通过每个器件的地腿流入每个 I c的。由于整个地 层联接路径的不完美(由于有很多孔)从而存在一定的电阻,所以,当电流流到一个器 件腿,所导致的电压降(由于电阻存在)
14、就合影响率应有稳定输出的驱动端和连接到接 收端的输入。开关噪声增加了互连延时,并可能引起触发失败。开关 噪声与 电流脉冲的大小成正 比,与脉冲的上升时间戚反比。因而,上升时间越快,开关 噪声越多。同样,参考平面(地层)上孔越多,也就会有更多的屯阻来使电流改变,从而引起更多的开关噪声。通过 放置去耦电容并尽可能地靠近器件龟源腿和在P C B四周放置大容量的电容,来阻止过分 的电压降和电源(功率)滞后,也可用更宽的走线和具有更宽误差容限的驱动器件来降 低开关噪声的影响。特性阻抗 当信号传输到导体终端时,一部分信号就会反弹回源端,这个反弹信号的大小取决 7 2 维普资讯 http:/ 于导体的特性阻
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高速 PCB 设计 技术
限制150内