数字电子技术第六章幻灯片.ppt

《数字电子技术第六章幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电子技术第六章幻灯片.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术第六章数字电子技术第六章第1页，共44页，编辑于2022年，星期六6.1 6.1 时序逻辑电路的特点和逻辑功能的描述时序逻辑电路的特点和逻辑功能的描述时序逻辑电路的特点和逻辑功能的描述时序逻辑电路的特点和逻辑功能的描述一、时序逻辑电路的特点一、时序逻辑电路的特点一、时序逻辑电路的特点一、时序逻辑电路的特点1.1.功能上：功能上：功能上：功能上：任一时刻的输出不仅取决于该时刻的输入，还任一时刻的输出不仅取决于该时刻的输入，还任一时刻的输出不仅取决于该时刻的输入，还任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关与电路原来的状态有关与电路原来的状态有关与电路原来的状态有关。

2、例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加2.2.电路结构上电路结构上电路结构上电路结构上包含存储电路和组合电路包含存储电路和组合电路包含存储电路和组合电路包含存储电路和组合电路存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出存储器状态和输入变量共同决定输出第2页，共44页，编辑于2022年，星期六二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功

3、能描述方法二、时序电路的一般结构形式与功能描述方法第3页，共44页，编辑于2022年，星期六可以用三个方程组来描述：可以用三个方程组来描述：可以用三个方程组来描述：可以用三个方程组来描述：第4页，共44页，编辑于2022年，星期六三、时序电路的分类三、时序电路的分类三、时序电路的分类三、时序电路的分类1.1.同步时序电路与异步时序电路同步时序电路与异步时序电路同步时序电路与异步时序电路同步时序电路与异步时序电路同步：所有触发器都是在同一时钟操作下同步：所有触发器都是在同一时钟操作下同步：所有触发器都是在同一时钟操作下同步：所有触发器都是在同一时钟操作下,状态转换是同步状态转换是同步状态转换是同

4、步状态转换是同步发生的发生的发生的发生的异步：不是所有的触发器都使用同一个时钟信号异步：不是所有的触发器都使用同一个时钟信号异步：不是所有的触发器都使用同一个时钟信号异步：不是所有的触发器都使用同一个时钟信号,因而在电因而在电因而在电因而在电路转换过程中触发器的翻转不是同步发生的路转换过程中触发器的翻转不是同步发生的路转换过程中触发器的翻转不是同步发生的路转换过程中触发器的翻转不是同步发生的2.Mealy2.Mealy型和型和型和型和MooreMoore型型型型MealyMealy型：型：型：型：MooreMoore型：型：型：型：第5页，共44页，编辑于2022年，星期六6.2 6.2 时序

5、电路的分析方法时序电路的分析方法时序电路的分析方法时序电路的分析方法分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑功能即找出在输入和即找出在输入和即找出在输入和即找出在输入和CLKCLK作用下，电路的次态和输出。作用下，电路的次态和输出。作用下，电路的次态和输出。作用下，电路的次态和输出。一般步骤：一般步骤：一般步骤：一般步骤：根据给定的逻辑图写出存储电路中每个触发器输入端的逻根据给定的逻辑图写出存储电路中每个触发器输入端的逻根据给定的逻辑图写出存储电路中每个触发器输入端的逻根据给定的逻辑图写出存储电路中每个触发器输

6、入端的逻辑函数式，得到电路的辑函数式，得到电路的辑函数式，得到电路的辑函数式，得到电路的驱动方程。驱动方程。驱动方程。驱动方程。将每个触发器的驱动方程代入它的特性方程，得到电路的将每个触发器的驱动方程代入它的特性方程，得到电路的将每个触发器的驱动方程代入它的特性方程，得到电路的将每个触发器的驱动方程代入它的特性方程，得到电路的状态方程。状态方程。状态方程。状态方程。从逻辑图写出从逻辑图写出从逻辑图写出从逻辑图写出输出方程。输出方程。输出方程。输出方程。为了能更加直观地显示电路的逻辑功能，还可以从方程式为了能更加直观地显示电路的逻辑功能，还可以从方程式为了能更加直观地显示电路的逻辑功能，还可以从

7、方程式为了能更加直观地显示电路的逻辑功能，还可以从方程式求出电路的求出电路的求出电路的求出电路的状态转换表状态转换表状态转换表状态转换表，画出电路的，画出电路的，画出电路的，画出电路的状态转换图状态转换图状态转换图状态转换图或或或或时序图时序图时序图时序图。第6页，共44页，编辑于2022年，星期六例：例：例：例：第7页，共44页，编辑于2022年，星期六状态转换表状态转换表00000101101011110 001/101/110/010/011/011/000/000/01 111/011/000/000/001/001/010/110/1第8页，共44页，编辑于2022年，星期六二、状态

8、转换图二、状态转换图二、状态转换图二、状态转换图第9页，共44页，编辑于2022年，星期六四、时序图四、时序图四、时序图四、时序图第10页，共44页，编辑于2022年，星期六6.3 6.3 常用的时序逻辑电路常用的时序逻辑电路常用的时序逻辑电路常用的时序逻辑电路6.3.1 6.3.1 寄存器寄存器寄存器寄存器用于存储二值信息代码，由用于存储二值信息代码，由用于存储二值信息代码，由用于存储二值信息代码，由NN个触发器组成的寄存器能存个触发器组成的寄存器能存个触发器组成的寄存器能存个触发器组成的寄存器能存储一组储一组储一组储一组NN位的二值代码。位的二值代码。位的二值代码。位的二值代码。只要求其中

9、每个触发器可置只要求其中每个触发器可置只要求其中每个触发器可置只要求其中每个触发器可置1 1 1 1，置，置，置，置0 0 0 0。例例例例1 1 1 1：第11页，共44页，编辑于2022年，星期六 74LS175 74LS175第12页，共44页，编辑于2022年，星期六6.3.2 6.3.2 移位寄存器（代码在寄存器中左移位寄存器（代码在寄存器中左移位寄存器（代码在寄存器中左移位寄存器（代码在寄存器中左/右移动）右移动）右移动）右移动）具有存储具有存储具有存储具有存储+移位功能移位功能移位功能移位功能第13页，共44页，编辑于2022年，星期六第14页，共44页，编辑于2022年，星期六

10、器件实例：器件实例：74LS 194A74LS 194A，左左/右移，并行输入，保持，异步置右移，并行输入，保持，异步置零等零等功能功能并行输入并行输入并行输出并行输出第15页，共44页，编辑于2022年，星期六RRD DS S1 1S S0 0工作状态工作状态工作状态工作状态0 0X XX X置零置零置零置零1 10 00 0保持保持保持保持1 10 01 1右移右移右移右移1 11 10 0左移左移左移左移1 11 11 1并行输入并行输入并行输入并行输入第16页，共44页，编辑于2022年，星期六6.3.3 6.3.3 计数器计数器计数器计数器 用于计数、分频、定时、产生节拍脉冲等用于计

11、数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等 分类：分类：分类：分类：按时钟分，同步、异步按时钟分，同步、异步按时钟分，同步、异步按时钟分，同步、异步 按计数过程中数字增减分，加、减按计数过程中数字增减分，加、减按计数过程中数字增减分，加、减按计数过程中数字增减分，加、减 第17页，共44页，编辑于2022年，星期六1.1.异步计数器异步计数器异步计数器异步计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器在末位在末位在末位在末位+1+1+1+1时，从低位到高位逐位进时，从低位到高位逐位进时，从低位到

12、高位逐位进时，从低位到高位逐位进位方式工作。位方式工作。位方式工作。位方式工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从位从位从“1 1 1 1”变变变变“0 0 0 0”时，向时，向时，向时，向高位高位高位高位发出进位，使高位翻转。发出进位，使高位翻转。发出进位，使高位翻转。发出进位，使高位翻转。电路的状态按照状态转换图电路的状态按照状态转换图电路的状态按照状态转换图电路的状态按照状态转换图循环工作。循环工作。循环工作。循环工作。第18页，共44页，编辑于2022年，星期六异步二进制减法计数器异步二进制减法计数器异步二进制减法计数器异步二进制减法计数器在末位在末位在末位在末位-

13、1-1-1-1时，从低位到高位时，从低位到高位时，从低位到高位时，从低位到高位逐位借位方式工作。逐位借位方式工作。逐位借位方式工作。逐位借位方式工作。原则：每原则：每原则：每原则：每1 1 1 1位从位从位从位从“0 0 0 0”变变变变“1 1 1 1”时，时，时，时，向高位发出进位，使高位翻转。向高位发出进位，使高位翻转。向高位发出进位，使高位翻转。向高位发出进位，使高位翻转。第19页，共44页，编辑于2022年，星期六2.2.同步计数器同步计数器同步计数器同步计数器（1 1）同步二进制计数器）同步二进制计数器）同步二进制计数器）同步二进制计数器同步二进制加法计数器同步二进制加法计数器同步

14、二进制加法计数器同步二进制加法计数器原理：根据二进制加法运算原理：根据二进制加法运算原理：根据二进制加法运算原理：根据二进制加法运算规则可知：在多位二进规则可知：在多位二进规则可知：在多位二进规则可知：在多位二进制数末位加制数末位加制数末位加制数末位加1 1，若第，若第，若第，若第i i位以位以位以位以下皆为下皆为下皆为下皆为1 1时，则第时，则第时，则第时，则第i i位应翻位应翻位应翻位应翻转。转。转。转。由此得出规律，若用由此得出规律，若用由此得出规律，若用由此得出规律，若用T T触发触发触发触发器构成计数器，则第器构成计数器，则第器构成计数器，则第器构成计数器，则第i i位位位位触发器输

15、入端触发器输入端触发器输入端触发器输入端TiTi的逻辑的逻辑的逻辑的逻辑式应为：式应为：式应为：式应为：T T0 0始终等于始终等于始终等于始终等于1 1第20页，共44页，编辑于2022年，星期六第21页，共44页，编辑于2022年，星期六器件实例：器件实例：器件实例：器件实例：SN74163 SN74163 同步置同步置同步置同步置0 0工作模式工作模式工作模式工作模式0 0X XX XX X置置置置 零零零零1 1 0 0X XX X预置数预置数预置数预置数X X1 1 1 10 01 1保持保持保持保持X X1 1 1 1X X0 0保持保持保持保持（C=0C=0）1 1 1 11 1

16、1 1计数计数计数计数表示只有表示只有CLK上升沿达到时上升沿达到时 的信号才起作用的信号才起作用第22页，共44页，编辑于2022年，星期六同步二进制减法计数器同步二进制减法计数器同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算原理：根据二进制减法运算规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数规则可知：在多位二进制数减减减减1 1时，若第时，若第时，若第时，若第i i位以下皆为位以下皆为位以下皆为位以下皆为0 0时，则第时，则第时，则第时，则第i i位应当翻转，否则位应当翻转，否则位应当翻转，否则位

17、应当翻转，否则应保持不变。应保持不变。应保持不变。应保持不变。由此得出规律，若用由此得出规律，若用由此得出规律，若用由此得出规律，若用T T触发触发触发触发器构成计数器，则每一位触器构成计数器，则每一位触器构成计数器，则每一位触器构成计数器，则每一位触发器的驱动方程为发器的驱动方程为发器的驱动方程为发器的驱动方程为 T T0 0始终等于始终等于始终等于始终等于1 1第23页，共44页，编辑于2022年，星期六第24页，共44页，编辑于2022年，星期六(2)(2)同步十进制计数器同步十进制计数器同步十进制计数器同步十进制计数器加法计数器加法计数器加法计数器加法计数器基本原理：在同步十基本原理：

18、在同步十基本原理：在同步十基本原理：在同步十六进制计数器基础上六进制计数器基础上六进制计数器基础上六进制计数器基础上修改，当计到修改，当计到修改，当计到修改，当计到10011001时，时，时，时，则下一个则下一个则下一个则下一个CLKCLK电路状电路状电路状电路状态回到态回到态回到态回到00000000。第25页，共44页，编辑于2022年，星期六能自启动第26页，共44页，编辑于2022年，星期六器件实例：器件实例：器件实例：器件实例：74SN160 74SN160 异步置异步置异步置异步置0 0工作模式工作模式工作模式工作模式X X0 0X XX XX X置置置置 0 01 10 0X X

19、X X预置数预置数预置数预置数X X1 11 10 01 1保持保持保持保持X X1 11 1X X0 0保持（保持（保持（保持（C=0C=0）1 11 11 11 1计数计数计数计数第27页，共44页，编辑于2022年，星期六（3 3）任意进制计数器的构成方法）任意进制计数器的构成方法）任意进制计数器的构成方法）任意进制计数器的构成方法用已有的用已有的用已有的用已有的NN进制芯片，组成进制芯片，组成进制芯片，组成进制芯片，组成MM进制计数器，是常用的方法。进制计数器，是常用的方法。进制计数器，是常用的方法。进制计数器，是常用的方法。N进制M进制第28页，共44页，编辑于2022年，星期六N

20、MN M原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过NNMM个状态。个状态。个状态。个状态。具体方法：置零法具体方法：置零法具体方法：置零法具体方法：置零法 置数法置数法置数法置数法第29页，共44页，编辑于2022年，星期六同步置零和异步置零法同步置零和异步置零法同步置零和异步置零法同步置零和异步置零法 例：将同步十六进制计数器例：将同步十六进制计数器例：将同步十六进制计数器例：将同步十六进制计数器7416374163十二进制计数器十二进制计数器十二进制计数器十二进制计数器 同步置同步置同步置同步置0 0法，如双线所示，实现

21、如下图所示法，如双线所示，实现如下图所示法，如双线所示，实现如下图所示法，如双线所示，实现如下图所示 异步置异步置0 如虚线所示如虚线所示第30页，共44页，编辑于2022年，星期六 置数法置数法置数法置数法例：将同步十进制计数器例：将同步十进制计数器例：将同步十进制计数器例：将同步十进制计数器7416074160接成七进制计数器接成七进制计数器接成七进制计数器接成七进制计数器同步预置数（如实线箭头所示），进位输出信号同步预置数（如实线箭头所示），进位输出信号同步预置数（如实线箭头所示），进位输出信号同步预置数（如实线箭头所示），进位输出信号C C由由由由S9S9状态译出，状态译出，状态译出，

22、状态译出，所以反向后作为所以反向后作为所以反向后作为所以反向后作为 所需的低电平。所需的低电平。所需的低电平。所需的低电平。第31页，共44页，编辑于2022年，星期六 N M N M M M 的计数器的计数器的计数器的计数器然后再采用置零或置数的方法然后再采用置零或置数的方法然后再采用置零或置数的方法然后再采用置零或置数的方法第35页，共44页，编辑于2022年，星期六例：用例：用例：用例：用7416074160接成二十九进制接成二十九进制接成二十九进制接成二十九进制工作状态工作状态工作状态工作状态X X0 0X XX XX X置置置置 0 0（异步）（异步）（异步）（异步）1 10 0X

23、XX X预置数（同步）预置数（同步）预置数（同步）预置数（同步）X X1 11 10 01 1保持（包括保持（包括保持（包括保持（包括C C）X X1 11 1X X0 0保持（保持（保持（保持（C=0C=0）1 11 11 11 1计数计数计数计数第36页，共44页，编辑于2022年，星期六例：用例：用例：用例：用7416074160接成二十九进制接成二十九进制接成二十九进制接成二十九进制整体置零整体置零（异步）（异步）整体置数整体置数（同步）（同步）第37页，共44页，编辑于2022年，星期六6.4 6.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法同步

24、时序逻辑电路的设计方法6.4.1 6.4.1 简单同步时序逻辑电路的设计简单同步时序逻辑电路的设计简单同步时序逻辑电路的设计简单同步时序逻辑电路的设计设计的一般步骤设计的一般步骤设计的一般步骤设计的一般步骤一、分析设计要求，找出电路应有的状态转换图或状态转换表一、分析设计要求，找出电路应有的状态转换图或状态转换表一、分析设计要求，找出电路应有的状态转换图或状态转换表一、分析设计要求，找出电路应有的状态转换图或状态转换表1.1.确定输入确定输入确定输入确定输入/输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。输出变量、电路状态数。2.2.定义输入定义输入定义输入定义输入/输出逻

25、辑状态以及每个电路状态的含义，并将电输出逻辑状态以及每个电路状态的含义，并将电输出逻辑状态以及每个电路状态的含义，并将电输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。路状态顺序进行编号。路状态顺序进行编号。路状态顺序进行编号。3.3.按设计要求实现的逻辑功能画出电路的状态转换图或列出按设计要求实现的逻辑功能画出电路的状态转换图或列出按设计要求实现的逻辑功能画出电路的状态转换图或列出按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。状态转换表。状态转换表。状态转换表。二、状态化简二、状态化简二、状态化简二、状态化简若两个电路状态在相同的输入下有相同的输出，并转向同一个

26、若两个电路状态在相同的输入下有相同的输出，并转向同一个若两个电路状态在相同的输入下有相同的输出，并转向同一个若两个电路状态在相同的输入下有相同的输出，并转向同一个次态，则称为等价状态；等价状态可以合并。次态，则称为等价状态；等价状态可以合并。次态，则称为等价状态；等价状态可以合并。次态，则称为等价状态；等价状态可以合并。第38页，共44页，编辑于2022年，星期六三、状态编码三、状态编码三、状态编码三、状态编码1.1.确定触发器数目。确定触发器数目。确定触发器数目。确定触发器数目。2.2.给每个状态规定一个给每个状态规定一个给每个状态规定一个给每个状态规定一个n n位二制代码。位二制代码。位二

27、制代码。位二制代码。（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）（通常编码的取法、排列顺序都依照一定的规律）四、从状态转换图或状态转换表求出电路的状态方程，驱动四、从状态转换图或状态转换表求出电路的状态方程，驱动四、从状态转换图或状态转换表求出电路的状态方程，驱动四、从状态转换图或状态转换表求出电路的状态方程，驱动方程和输出方程。方程和输出方程。方程和输出方程。方程和输出方程。五、根据得到的驱动方程和输出方程画出逻辑图。五、根据得到的驱动方程和输出方程画出逻辑图。五、根据得到的驱动方程和输出方程画出逻辑图。

28、五、根据得到的驱动方程和输出方程画出逻辑图。六、检查所设计的电路能否自启动。六、检查所设计的电路能否自启动。六、检查所设计的电路能否自启动。六、检查所设计的电路能否自启动。第39页，共44页，编辑于2022年，星期六例：设计一个串行数据检测电路。正常情况下串行的数据不例：设计一个串行数据检测电路。正常情况下串行的数据不例：设计一个串行数据检测电路。正常情况下串行的数据不例：设计一个串行数据检测电路。正常情况下串行的数据不应连续出现应连续出现应连续出现应连续出现3 3个或个或个或个或3 3个以上的个以上的个以上的个以上的1 1。当检测到连续。当检测到连续。当检测到连续。当检测到连续3 3个或个或

29、个或个或3 3个以上个以上个以上个以上的的的的1 1时，要求给出时，要求给出时，要求给出时，要求给出“错误错误错误错误”信号。信号。信号。信号。一、建立电路的状态转换图一、建立电路的状态转换图一、建立电路的状态转换图一、建立电路的状态转换图 二、状态化简二、状态化简二、状态化简二、状态化简用用用用A A（1 1位）表示输入数据位）表示输入数据位）表示输入数据位）表示输入数据用用用用Y Y（1 1位）表示输出（检测结果）位）表示输出（检测结果）位）表示输出（检测结果）位）表示输出（检测结果）第40页，共44页，编辑于2022年，星期六三、规定电路状态的编码三、规定电路状态的编码三、规定电路状态的

30、编码三、规定电路状态的编码取取取取n=2n=2，取，取，取，取 的的的的0000、0101、1010为为为为 则，则，则，则，第41页，共44页，编辑于2022年，星期六四、选用四、选用四、选用四、选用JKJK触发器，求方程组触发器，求方程组触发器，求方程组触发器，求方程组五、画逻辑图五、画逻辑图五、画逻辑图五、画逻辑图第42页，共44页，编辑于2022年，星期六六、检查电路能否自启动六、检查电路能否自启动六、检查电路能否自启动六、检查电路能否自启动能自启动能自启动将无效状态将无效状态将无效状态将无效状态 代入状态方程和输出方程计算，得到代入状态方程和输出方程计算，得到代入状态方程和输出方程计

31、算，得到代入状态方程和输出方程计算，得到A=1A=1时次态转为时次态转为时次态转为时次态转为1010、输出为、输出为、输出为、输出为1 1；A=0A=0时次态转为时次态转为时次态转为时次态转为0000、输出为、输出为、输出为、输出为0 0。第43页，共44页，编辑于2022年，星期六6.4.2 6.4.2 时序逻辑电路中的竞争时序逻辑电路中的竞争时序逻辑电路中的竞争时序逻辑电路中的竞争冒险现象冒险现象冒险现象冒险现象 分为两类：分为两类：分为两类：分为两类：*由组合逻辑电路的竞争由组合逻辑电路的竞争由组合逻辑电路的竞争由组合逻辑电路的竞争冒险所引起。产生的输出脉冲噪冒险所引起。产生的输出脉冲噪

32、冒险所引起。产生的输出脉冲噪冒险所引起。产生的输出脉冲噪声不仅影响整个电路的输出，还可能使存储电路产生误动声不仅影响整个电路的输出，还可能使存储电路产生误动声不仅影响整个电路的输出，还可能使存储电路产生误动声不仅影响整个电路的输出，还可能使存储电路产生误动作。作。作。作。*如果存储电路中触发器的输入信号和时钟信号在状态变化如果存储电路中触发器的输入信号和时钟信号在状态变化如果存储电路中触发器的输入信号和时钟信号在状态变化如果存储电路中触发器的输入信号和时钟信号在状态变化时配合不当，也可能导致触发器误动作。时配合不当，也可能导致触发器误动作。时配合不当，也可能导致触发器误动作。时配合不当，也可能导致触发器误动作。第44页，共44页，编辑于2022年，星期六