微机原理存储器系统.ppt

《微机原理存储器系统.ppt》由会员分享，可在线阅读，更多相关《微机原理存储器系统.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理存储器系微机原理存储器系统统现在学习的是第1页，共69页第5章 半导体存储器及其接口教学重点教学重点芯片芯片 SRAM 2114 和和 DRAM 4116芯片芯片EPROM 2764 和和 EEPROM 2817ASRAM、EPROM与与CPU的连接的连接现在学习的是第2页，共69页与与“组成原理组成原理”区别：区别：侧重讲解存储设备与侧重讲解存储设备与CPU的连接的连接及工作时序问题；即面向应用。及工作时序问题；即面向应用。现在学习的是第3页，共69页5.1 半导体存储器概述n n微机的存储系统体系结构微机的存储系统体系结构寄存器寄存器位于位于CPU中中主存主存由半导体存储器由半导体

2、存储器(ROM/RAM)构成构成辅存辅存指磁盘、磁带、磁鼓、光盘等大容量存指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作，以外设的形式存在储器，采用磁、光原理工作，以外设的形式存在并被访问并被访问高速缓存高速缓存(Cache)由静态由静态RAM芯片构成芯片构成,容量不容量不大，高速，平衡大，高速，平衡CPU和主存之间的速度差异。和主存之间的速度差异。现在学习的是第4页，共69页CPUCPU（寄存器）（寄存器）（寄存器）（寄存器）CacheCache（高速缓存）（高速缓存）（高速缓存）（高速缓存）主存（内存）主存（内存）主存（内存）主存（内存）辅存（外存）辅存（外存）辅存（外存）辅存

3、（外存）从从上上往往下下看看，存存储储容容量量递递增增，访访问问速速度度和和单单位位存存储储价价格格递递减减，被被系系统统访访问问的的频频度度递递减减。存储系统体系结构存储系统体系结构整整体体上上，获获得得接接近近Cache的的访访问问速速度度和和比比实实际际内内存存更更大大的的等效内存。等效内存。虚拟存储虚拟存储现在学习的是第5页，共69页Cache缓冲存储的目的是缓冲存储的目的是用接近用接近Cache的速度访问更大容量的内的速度访问更大容量的内存存；虚拟内存存储的目的是虚拟内存存储的目的是扩大程序员眼中的主存容量扩大程序员眼中的主存容量；二者都是通过二者都是通过“模块调度模块调度”实现的；

4、实现的；基于一个基本事实：如果一个存储单元被访问，则近期访问它基于一个基本事实：如果一个存储单元被访问，则近期访问它相邻单元的几率也会很高相邻单元的几率也会很高-访问的局部性（访问的局部性（Locality of Reference)原理原理；原因：原因：程序和数据的连续存储程序和数据的连续存储。现在学习的是第6页，共69页5.1.1 半导体存储器的分类按制造工艺分类按制造工艺分类双极型双极型Bipolar（空穴和载流子）（空穴和载流子）：TTL电路电路。速度快速度快、集成度低、功耗大集成度低、功耗大MOS型型（一种载流子（一种载流子,沟道导电）沟道导电）：MOS电路电路Mental-Oxid

5、e-Semiconductor.速度慢、集成度高、速度慢、集成度高、功耗低功耗低按使用属性分类按使用属性分类随机存取存储器随机存取存储器 RAM：可读可写可读可写、断电丢失、断电丢失只读存储器只读存储器 ROM：只读、断电不丢失只读、断电不丢失现在学习的是第7页，共69页半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态 RAM（SRAM）动态动态 RAM（DRAM）非易失非易失 RAM（NVRAM）non volatile掩膜式掩膜式ROM一次性可编程一次性可编程 ROM（PROM）紫外线擦除可编程紫外线擦除可编程 ROM（

6、EPROM）电擦除可编程电擦除可编程 ROM（EEPROM）Electrically Erasable 现最常用volatile现在学习的是第8页，共69页读写存储器RAM类型类型构成构成速度速度集成度集成度应用应用SRAMSRAM触发器触发器快快低低小容量系统小容量系统DRAMDRAM极间电容极间电容慢慢高高大容量系统大容量系统NVRAMNVRAM带微型电池带微型电池快快低低小容量非易失小容量非易失CMOS，用来记忆系统配置，时钟需需要要配配置置刷刷新新电电路路，因因为为电电容容很很容容易易泄泄露露电电荷，导致信息丢失荷，导致信息丢失内存条内存条内存条内存条现在学习的是第9页，共69页只读存

7、储器ROM掩膜（掩膜（掩膜（掩膜（maskedmasked）ROMROM：在出厂前由芯片厂家将程序写到在出厂前由芯片厂家将程序写到在出厂前由芯片厂家将程序写到在出厂前由芯片厂家将程序写到ROMROM芯芯芯芯片中，不可更改；片中，不可更改；片中，不可更改；片中，不可更改；在硅片上选定的区域中对一个不透明的图形模板掩膜，在硅片上选定的区域中对一个不透明的图形模板掩膜，在硅片上选定的区域中对一个不透明的图形模板掩膜，在硅片上选定的区域中对一个不透明的图形模板掩膜，继而下面的腐蚀或扩散将只影响选定的区域。继而下面的腐蚀或扩散将只影响选定的区域。继而下面的腐蚀或扩散将只影响选定的区域。继而下面的腐蚀或扩

8、散将只影响选定的区域。OTP-ROMOTP-ROM：允许一次编程允许一次编程允许一次编程允许一次编程（One-Time ProgrammableOne-Time Programmable），），），），此后不可更改，此后不可更改，此后不可更改，此后不可更改，出厂时存储信息全出厂时存储信息全出厂时存储信息全出厂时存储信息全1 1EPROM EPROM：Erasable PROMErasable PROM，用紫外光擦除（用紫外光擦除（用紫外光擦除（用紫外光擦除（UV-EPROMUV-EPROM：Ultraviolet)Ultraviolet)，可重复编程；芯片顶部有圆形窗口。，可重复编程；芯片顶部

9、有圆形窗口。，可重复编程；芯片顶部有圆形窗口。，可重复编程；芯片顶部有圆形窗口。EEPROMEEPROM（E E2 2PROMPROM）：采用加电方法在线进行擦除和编程，也可多次采用加电方法在线进行擦除和编程，也可多次采用加电方法在线进行擦除和编程，也可多次采用加电方法在线进行擦除和编程，也可多次擦写擦写擦写擦写Flash MemoryFlash Memory（闪存）（闪存）（闪存）（闪存）：能够快速擦写的：能够快速擦写的：能够快速擦写的：能够快速擦写的EEPROMEEPROM，集成度更高，价格便，集成度更高，价格便，集成度更高，价格便，集成度更高，价格便宜，宜，宜，宜，U U盘，盘，盘，盘，

10、Flash-BIOSFlash-BIOS。现在学习的是第10页，共69页5.1.2 半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特定的根据输入的地址编码来选中芯片内某个特定的存储单元存储单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作现在学习的是第11页，共69页 存储体n n每个存储单元具有一个每个存储单元具有一个

11、唯一唯一的地址，可存储的地址，可存储1位位（位片结构位片结构）或）或多位多位（字片结构字片结构）二进制数据）二进制数据n n存储容量与地址、数据线根数有关：存储容量与地址、数据线根数有关：芯片存储容量芯片存储容量存储单元数目存储单元数目每单元存储位数每单元存储位数2MN (B)M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 现在学习的是第12页，共69页EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10O

12、EA11A9A8A13A14Vcc27256引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图现在学习的是第13页，共69页VDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss2716EPROM123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGND2

13、114SRAM现在学习的是第14页，共69页 地址译码电路地址译码电路:根据地址选中某单元根据地址选中某单元译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单译码A2A1A0行行译译码码710列译码列译码A3A4A501764个单元个单元双译码6：64两组两组3：8现在学习的是第15页，共69页 片选和读写控制逻辑n片选端片选端-CS或或-CE有效时，允许对该芯片进行访问操作有效时，允许对该芯片进行访问操作无效时，芯片与数据总线隔离无效时，芯片与数据总线隔离n输出控制输出控制-OE控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出该控制端一般连接系

14、统的该控制端一般连接系统的读控制读控制线线（-RD或或-MEMR)n写允许控制写允许控制-WE控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中该控制端一般连接系统的该控制端一般连接系统的写控制写控制线线（-WR或或-MEMW)现在学习的是第16页，共69页5.2 随机存取存储器静态RAMSRAM 2114SRAM 6264动态动态RAMDRAM 4116DRAM 2164现在学习的是第17页，共69页5.2.1 静态RAMSRAM SRAM 的基本存储单元是触发器电路的基本存储单元是触发器电路的基本存储单元是触发器电路的基本存储单元是触发器电路只要不掉电，信息就不会丢失。主

15、板上的只要不掉电，信息就不会丢失。主板上的只要不掉电，信息就不会丢失。主板上的只要不掉电，信息就不会丢失。主板上的CMOS RAMCMOS RAM每个每个每个每个基本存储单元基本存储单元基本存储单元基本存储单元存储存储存储存储1 1位位位位二进制数二进制数二进制数二进制数许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵SRAM SRAM 一般采用一般采用一般采用一般采用“字结构字结构字结构字结构”存储矩阵：存储矩阵：存储矩阵：存储矩阵：每个存储单元存放每个存储单元存放每个存储单元存放每个存储单元存放多位多位

16、多位多位（4 4、8 8、1616等）等）等）等）每个存储单元具有每个存储单元具有每个存储单元具有每个存储单元具有唯一的地址唯一的地址唯一的地址唯一的地址现在学习的是第18页，共69页静态RAM的存储结构六管基本存储电路六管基本存储电路列选线列选线Y数据线数据线D数据线数据线DT8T7行选线行选线XT1T5T2T6T4T3VDDBA6 管基本存储单元列选通现在学习的是第19页，共69页SRAM芯片2114存储容量为存储容量为1024418个个引脚：引脚：10 根地址线根地址线 A9A04 根数据线根数据线 I/O4I/O1片选片选-CS读写读写-WE1234567891817161514131

17、21110VccA7A8A9I/O1I/O2I/O3I/O4-WEA6A5A4A3A0A1A2-CSGND现在学习的是第20页，共69页SRAM 2114的功能工作方式-CS-WEI/O4I/O1未选中读操作写操作10010高阻输出输入现在学习的是第21页，共69页SRAM芯片6264存储容量为存储容量为 8K828个引脚：个引脚：13 根地址线根地址线 A12A08 根数据线根数据线 D7D02 根片选根片选-CS1、CS2读写读写-WE、-OE+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3NCNCA12A7A6A5A4A3A2A1A0D0D1D2GND123456

18、78910111213142827262524232221201918171615NCNC：空引脚，悬空或接地：空引脚，悬空或接地：空引脚，悬空或接地：空引脚，悬空或接地现在学习的是第22页，共69页SRAM 6264的功能工作方式工作方式-CS1-CS1CS2CS2-WE-WE-OE-OED7D7D0D0未选中未选中未选中未选中读操作读操作写操作写操作1 1 0 00 0 0 01 11 1 1 10 0 0 01 1高阻高阻高阻高阻输出输出输入输入现在学习的是第23页，共69页5.2.2 动态RAMDRAM 的基本存储单元是单个场效的基本存储单元是单个场效应管及其极间电容，应管及其极间电容

19、，以电容的充放电以电容的充放电作为信息存储手段作为信息存储手段。现在学习的是第24页，共69页动态RAM的存储结构单管基本存储电路单管基本存储电路C2C1行选线行选线列选线列选线数据线数据线T2T1单管基本存储单元C1比较小，电荷容易泄露，必须配比较小，电荷容易泄露，必须配备备“读出再生放大电路读出再生放大电路”进行刷新，进行刷新，以再生原存信息。以再生原存信息。现在学习的是第25页，共69页DRAM芯片4116存储容量为存储容量为 16K116个个引脚：引脚：7 根根地址线地址线A6A01 根数据输入线根数据输入线DIN1 根数据输出线根数据输出线DOUT行地址选通行地址选通 RAS Row

20、 Address Strobe列地址选通列地址选通-CAS读写控制读写控制-WEVBBDIN-WE-RASA0A2A1VDDVSS-CASDOUTA6A3A4A5VCC12345678161514131211109？现在学习的是第26页，共69页DRAM 4116的读周期存储地址需要分两批传送存储地址需要分两批传送地址选通信号地址选通信号-RAS有效，开始传有效，开始传送行地址，送行地址，-RAS相当于片选信号相当于片选信号随后，列地址选通信号随后，列地址选通信号-CAS有效，传送有效，传送列地址列地址读写信号读写信号-WE读有效读有效数据从数据从DOUT引脚输出引脚输出现在学习的是第27页，

21、共69页DRAM 4116的刷新采用采用“仅行地址有效仅行地址有效”方法方法刷新刷新行地址选通行地址选通-RAS有效，传送行地址有效，传送行地址列地址选通列地址选通-CAS无效，没有列地址无效，没有列地址芯芯片片内内部部对对1行行中中所所有有的的存存储储单单元元进进行行刷刷新新没没有有数数据据从从芯芯片片中中输输出出，也也没没有有数数据据输输入芯片入芯片系系统统中中所所有有动动态态存存储储芯芯片片的的同同一一行行同同时时得到刷新得到刷新每每隔隔固固定定的的时时间间（约约15uS）DRAM必必须须进进行行一一次次刷刷新新，2毫毫秒秒（128次次）可可将将DRAM全部刷新一遍全部刷新一遍现在学习的

22、是第28页，共69页DRAM芯片2164存储容量为存储容量为 64K116个个引脚：引脚：8 根地址线根地址线A7A01 根数据输入线根数据输入线DIN1 根数据输出线根数据输出线DOUT行地址选通行地址选通-RAS列地址选通列地址选通-CAS读写控制读写控制-WENCDIN-WE-RASA0A2A1GNDVSS-CASDOUTA6A3A4A5A712345678161514131211109现在学习的是第29页，共69页5.3 只读存储器只读存储器EPROM、EEPROMEPROM 2716EPROM 2764现在学习的是第30页，共69页5.3.1 EPROMEPROM 芯片顶部开有一个芯

23、片顶部开有一个圆形的石英窗口圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息用于紫外线透过、以擦除芯片中保存的信息使用专门的编程器（烧写器）使用专门的编程器（烧写器）对对EPROM芯片进行芯片进行编程编程编程后，应贴上不透光的封条编程后，应贴上不透光的封条出厂时，每个基本存储单元存储的都是信息出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将编程实际上就是将“0”写入某些基本存储单元写入某些基本存储单元现在学习的是第31页，共69页EPROM芯片2716存储容量为存储容量为 2K824个个引脚：引脚：11 根地址线根地址线 A10A08 根数据线根数据线 DO7DO0片选片选

24、/编程编程-CE/PGM读写读写-OE编程电压编程电压 VPPVDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss现在学习的是第32页，共69页EPROM 2716的功能工作方式工作方式-CE/PGM-CE/PGM-OE-OEV VCCCCV VPPPPDODO7 7DODO0 0待用待用1 1 5V5V5V5V高阻高阻读出读出0 00 05V5V5V5V输出输出读出禁止读出禁止0 01 15V5V5V5V高阻高阻编程写入编程写入正脉冲正

25、脉冲1 15V5V25V25V输入输入编程校验编程校验0 00 05V5V25V25V输出输出编程禁止编程禁止0 01 15V5V25V25V高阻高阻现在学习的是第33页，共69页EPROM芯片2764存储容量为存储容量为 8K828个个引脚：引脚：13 根地址线根地址线 A12A08 根数据线根数据线 D7D0片选片选-CE编程编程-PGM读写读写-OE编程电压编程电压 VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVcc-PGMNCA8A9A11-OEA10-CED7D6D5D4D31234567891011121314282726252423222120191817

26、1615现在学习的是第34页，共69页EPROM 2764的功能工作方式工作方式-CE-CE-OE-OE-PGM-PGMA A9 9V VPPPPDODO7 7DODO0 0读出读出0 00 01 1 5V5V输出输出读出禁止读出禁止0 01 11 1 5V5V高阻高阻待用待用1 1 5V5V高阻高阻IntelIntel标识标识0 00 012V12V1 15V5V输出编码输出编码标准编程标准编程0 01 1负脉冲负脉冲 25V25V输入输入IntelIntel编程编程0 01 1负脉冲负脉冲 25V25V输入输入编程校验编程校验0 00 01 1 25V25V输出输出编程禁止编程禁止1 1

27、25V25V高阻高阻现在学习的是第35页，共69页5.4 半导体存储器与CPU的连接半导体存储器与半导体存储器与CPU的连接是本章的的连接是本章的重点重点SRAM、EPROM等存储器芯片与等存储器芯片与CPU的连的连接接其其译码方法译码方法同样适合同样适合I/O端口端口现在学习的是第36页，共69页5.4.1 存储芯片与CPU的连接n n存储芯片存储芯片数据线数据线的处理的处理n n存储芯片存储芯片地址线地址线的处理的处理n n存储芯片存储芯片片选端片选端的处理的处理n n存储芯片存储芯片读写控制线读写控制线的处理的处理现在学习的是第37页，共69页1.存储芯片数据线的处理若芯片的数据线正好若

28、芯片的数据线正好 8 根：根：一次可从芯片中访问到一次可从芯片中访问到 8 位数据位数据全部数据线与系统的全部数据线与系统的 8 位数据总线相连位数据总线相连若芯片的若芯片的数据线不足数据线不足 8 根根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到 8 位数据位数据利用多个芯片扩充数据位（数据宽度）利用多个芯片扩充数据位（数据宽度）这种扩充方式称这种扩充方式称“位扩充位扩充”现在学习的是第38页，共69页2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE第第5 5章：位扩充章：位扩充两片同时选中数据分别提供n多个位扩充

29、的存储芯片的数据线连接于多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”现在学习的是第39页，共69页2.存储芯片地址线的连接芯片的地址线通常应全部与芯片的地址线通常应全部与系系统的低位地址总线统的低位地址总线相连相连寻址时，这部分地址的译码是寻址时，这部分地址的译码是在存储芯片内完成的，我们称在存储芯片内完成的，我们称为为“片内译码片内译码”现在学习的是第40页，共69页片内译码000H001H002H3FDH3FEH3FFH0000000100

30、10110111101111（16进制表示）进制表示）A9A0片内片内10 位地址译码位地址译码10 位地址的变化：位地址的变化：全全0全全1现在学习的是第41页，共69页3.存储芯片片选端的译码存储芯片片选端的译码存储系统常需要利用多个存储芯片进行存储系统常需要利用多个存储芯片进行容量的扩容量的扩充充，也就是扩充存储器的地址范围，也就是扩充存储器的地址范围这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”通过存储芯片的通过存储芯片的片选端片选端与系统的与系统的高位地址线高位地址线相关相关联来实现对存储芯片（芯片组）的联来实现对存储芯片（芯片组）的寻址寻址现在学习的是第42页

31、，共69页地址扩充（字扩充）（2）A9A0D7D0-CED7D0（1）A9A0D7D0-CEA9A0低位地址线高位地址线A19A10译码器00000000010000000000现在学习的是第43页，共69页 译码和译码器译码译码：将某个特定的：将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一一个一个“有效输出有效输出”的过程的过程译码器件：译码器件：采用采用门电路组合逻辑进行门电路组合逻辑进行译码译码采用采用集成译码器集成译码器进行译码，常用的器件有：进行译码，常用的器件有：2-4（4 选选 1）译码器）译码器74LS1393-8（8 选选 1）译码器）译码器74LS1384-16（16

32、 选选 1）译码器）译码器74LS154现在学习的是第44页，共69页译码的概念N 位编码输入2N 位译码输出唯一有效的输出其余均无效译译码码器器现在学习的是第45页，共69页门电路译码A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y现在学习的是第46页，共69页译码器74LS1381 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CE1E1E2E2E3E3Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VccVcc74LS13874LS138引脚图引脚

33、图Y0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7E3E3E2E2E1E1C CB BA A74LS13874LS138原理图原理图现在学习的是第47页，共69页74LS138的功能表片选输入编码输入输出E3 -E2-E1C B A-Y7 -Y01 0 00 0 011111110（仅Y0*有效）0 0 111111101（仅Y1*有效）0 1 011111011（仅Y2*有效）0 1 111110111（仅Y3*有效）1 0 011101111（仅Y4*有效）1 0 111011111（仅Y5*有效）1 1 010111111（仅Y6*有效）1 1 101111111（仅Y7

34、*有效）非上述情况11111111（全无效）现在学习的是第48页，共69页74LS138连接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15若若A19A18A17A16A15输入输入“00101”，哪个输出端有效？，哪个输出端有效？若若A19A18A17A16A15输入输入“10101”，哪个输出端有效？，哪个输出端有效？现在学习的是第49页，共69页 全译码所有的系统地址线均参与对存储单元的译码寻所有的系统地址线均参与对存储单元的译码寻址址包括低位地址线对芯片内各存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高

35、位地址线对存储芯片的译码寻（片内译码），高位地址线对存储芯片的译码寻址（片选译码）址（片选译码）采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的的，不存在地址重复，不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多示例示例现在学习的是第50页，共69页全译码示例全译码示例A19A18A17A15 A14A13A16CBAE3138138 A12A0CEY6E2E1IO/-M2764请看地址分析请看地址分析现在学习的是第51页，共69页1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围

36、A12A0A19A18A17A16A15A14 A13全译码示例地址分析现在学习的是第52页，共69页 部分译码只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码每个存储单元将对应多个地址每个存储单元将对应多个地址（地（地址重复），需要选取一个可用地址址重复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费示例示例现在学习的是第53页，共69页部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3-E2-E1IO/-M

37、-CE-CE-CE-CE-Y0-Y1-Y2-Y3请看地址分析请看地址分析现在学习的是第54页，共69页部分译码示例地址分析1234芯片芯片10101010A19 A1520000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH全全0全全1全全0全全1全全0全全1全全0全全1000001010011一个可用地址一个可用地址A11A0A14 A12现在学习的是第55页，共69页 线选译码线选译码只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成

38、简单，但地址空间严重浪费必然会出现必然会出现地址重复地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元示例示例现在学习的是第56页，共69页线选译码示例A14A12A0A13(1)2764(2)2764 CECE请看地址分析请看地址分析现在学习的是第57页，共69页线选译码示例地址分析12芯芯片片A19 A1504000H05FFFH02000H03FFFH全全0全全1全全0全全11 00 1一个可用地址一个可用地址A12A0A14 A13切记：切记：A14 A13A14 A13“0000”的情况不能出现，的情况不能出现，的情况不能出现，的情况不能出现，此此此此时，时，时，时

39、，00000H00000H01FFFH01FFFH 的地址将不能使用的地址将不能使用的地址将不能使用的地址将不能使用现在学习的是第58页，共69页片选端常有效A19A15 A14A0 全全0全全1D7D027256EPROMA14A0CE片选端常有效与A19A15 无关n令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽虽简简单单易易行行、但但无无法法再再进进行行地地址址扩扩充，会出现充，会出现“地址重复地址重复”现在学习的是第59页，共69页地址重复地址重复1个存储单元个

40、存储单元具有具有多个存储地址多个存储地址的现象的现象原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个中既好用、又不冲突的一个“可用地址可用地址”例如：例如：00000H07FFFH选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好高位地址译码才更好现在学习的是第60页，共69页片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包

41、括地地址空间的选择址空间的选择（接系统的（接系统的IO/-M信号）和信号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用现在学习的是第61页，共69页全译码全译码 所有所有系统高位地址线参与系统高位地址线参与对芯片的寻址对芯片的寻址部分译码部分译码部分部分系统高位地址线参系统高位地址线参与对芯片的寻址与对芯片的寻址线选译码线选译码用用 1 根根系统的高位地址系统的高位地址线选中芯片线选中芯片片选端常有效片选

42、端常有效无无系统的高位地址系统的高位地址线参与对芯片的寻址线参与对芯片的寻址对芯片的寻址方法归类：对芯片的寻址方法归类：现在学习的是第62页，共69页4.存储芯片的读写控制芯片芯片-OE与系统的读命令线相连与系统的读命令线相连当芯片被选中、且读命令有效时，存当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线储芯片将开放并驱动数据到总线芯片芯片-WE与系统的写命令线相连与系统的写命令线相连当芯片被选中、且写命令有效时，允当芯片被选中、且写命令有效时，允许总线数据写入存储芯片许总线数据写入存储芯片现在学习的是第63页，共69页5.4.2 存储芯片与CPU的配合存储芯片与存储芯片与CPU总

43、线的连接，还有总线的连接，还有两个很重要的问题：两个很重要的问题：CPU的总线负载能力的总线负载能力CPU能否带动总线上包括存储器在内的能否带动总线上包括存储器在内的连接器件连接器件存储芯片与存储芯片与CPU总线的时序配合总线的时序配合CPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合现在学习的是第64页，共69页1.总线驱动CPU的总线的总线驱动能力驱动能力有限有限单向传送单向传送的地址和控制总线，可的地址和控制总线，可采用三态锁存器和三态单向驱动采用三态锁存器和三态单向驱动器等来加以锁存和驱动器等来加以锁存和驱动双向双向传送的数据总线，可以采用传送的数据总线，可以采用三态双向驱

44、动器来加以驱动三态双向驱动器来加以驱动现在学习的是第65页，共69页2.时序配合分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求总线时序的要求如果不能满足：如果不能满足：考虑更换芯片考虑更换芯片在总线周期中申请插入等待周期在总线周期中申请插入等待周期TW现在学习的是第66页，共69页5.5 存储器技术的发展nP147现在学习的是第67页，共69页第5章教学要求1.了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.掌握掌握SRAM 2114、DRAM 4116、EPROM 2764、EEPROM 2817A的引脚功能；的引脚功能；4.理解理解SRAM读写原理、读写原理、DRAM读写和刷新原理、读写和刷新原理、EPROM和和EEPROM工作方式工作方式5.掌握存储芯片与掌握存储芯片与CPU连接的方法，特别是片选端的处理；连接的方法，特别是片选端的处理；6.了解存储芯片与了解存储芯片与CPU连接的总线驱动和时序配合问题。连接的总线驱动和时序配合问题。现在学习的是第68页，共69页第5章教学要求（续）习题习题5（P147）5.2 5.4 5.8 5.10 5.11 5.13现在学习的是第69页，共69页