存储器及其接口技术精选PPT.ppt

《存储器及其接口技术精选PPT.ppt》由会员分享，可在线阅读，更多相关《存储器及其接口技术精选PPT.ppt（111页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章 用Windows 2000组建和配置B/S网络 关于存储器及其接口技术第1页，讲稿共111张，创作于星期日5.1 5.1 存储器分类存储器分类一、概述一、概述 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能的部件，它是由大量的的部件，它是由大量的记记忆单元忆单元(亦称基本的存储电路亦称基本的存储电路)组成的，用来存放用二进制数表示的组成的，用来存放用二进制数表示的程序和数据。程序和数据。按存储器在计算机系统中的位置，存储器可分为两大类：内存、按存储器在计算机系统中的位置，存储器可分为两大类：内存、外存。外存。内存：存储当前运行所需的程序和数据。内存：存储当前运行所需的

2、程序和数据。CPUCPU可以直接访问并与其可以直接访问并与其交换信息，容量小，存取速度快。交换信息，容量小，存取速度快。外存：存储当前不参加运行的程序和数据。外存：存储当前不参加运行的程序和数据。CPUCPU不能直接访问，不能直接访问，需配备专门设备才能进行交换信息，容量大，存取速度慢。需配备专门设备才能进行交换信息，容量大，存取速度慢。第2页，讲稿共111张，创作于星期日速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器图图 微机存储系统的层次结构微机存储系统的层次结构CPU

3、 计算机系统中的存储系统采用快慢搭配方式，具有层次结计算机系统中的存储系统采用快慢搭配方式，具有层次结构，如下图所示。构，如下图所示。第3页，讲稿共111张，创作于星期日二、半导体存储器的分类二、半导体存储器的分类 (一一)按存储器制造工艺分类按存储器制造工艺分类 双极型存储器：双极型存储器：包包括括TTL(TTL(晶晶体体管管-晶晶体体管管逻逻辑辑)存存储储器器、ECL(ECL(射射极极耦耦合合逻逻辑辑)存存储储器器、I I2 2L(L(集集成成注注入入逻逻辑辑)存存储储器器等等。特特点点：存存取取速速率率高高，通通常常为为几几纳纳秒秒(ns)(ns)甚至更短，集成度比甚至更短，集成度比MO

4、SMOS型低，功耗大，成本高。型低，功耗大，成本高。MOS(MOS(金属氧化物金属氧化物)型存型存储储器：器：分分为为CMOSCMOS型型、NMOSNMOS型型、HMOSHMOS型型等等多多种种。特特点点：制制造造工工艺艺简简单单，集成度高，功耗低，价格便宜，但速率比集成度高，功耗低，价格便宜，但速率比TTLTTL型要低。型要低。(二二)从应用的角度分类从应用的角度分类 RAMRAM（随机读取存取器）、（随机读取存取器）、ROMROM（只读存储器）（只读存储器）第4页，讲稿共111张，创作于星期日1.SRAM(Static 1.SRAM(Static RAM)RAM)：静静态态RAMRAM，其

5、其基基本本存存储储电电路路由由双双稳稳态态触触发发器器构构成成，每每一一个个双双稳稳态态元元件件存存放放1 1位位二二进进制制数数，只只要要不不掉掉电电，信信息息就就不会不会丢丢失，不需要刷新失，不需要刷新电电路。路。2.DRAM(Dynamic 2.DRAM(Dynamic RAM)RAM)：动动态态RAMRAM，其其基基本本存存储储电电路路为为单单管管动动态态存存储储电电路，需要刷新路，需要刷新电电路。路。3.NVRAM(Non 3.NVRAM(Non Volatile Volatile RAM)RAM)：非非易易失失性性RAMRAM，它它由由SRAMSRAM和和EEPROMEEPROM组

6、组成成，正正常常工工作作时时SRAMSRAM保保存存信信息息，在在掉掉电电瞬瞬间间，把把SRAMSRAM中中的的信信息息写写入入EEPROMEEPROM中，从而使信息不会中，从而使信息不会丢丢失。失。4.PSRAM(Pseudo 4.PSRAM(Pseudo Static Static RAM)RAM)：伪伪静静态态读读写写存存储储器器。是是片片内内集集成成了了动动态态刷刷新新电电路路的的动动态态存存储储器器，使使用用时时不不再再专专门门配配置置刷刷新新电电路路，可可作作为为一个静一个静态态RAMRAM使用。使用。5.MPRAM(Multiport 5.MPRAM(Multiport RAM)

7、RAM)：多多端端口口RAMRAM，有有多多个个端端口口，每每个个端端口口可可对对RAMRAM进进行独立地行独立地读读写操作。写操作。6.FRAM(Ferroelectric 6.FRAM(Ferroelectric RAM)RAM)：铁铁电电介介质质读读写写存存储储器器，是是一一种种新新型型的的非易失性存非易失性存储储器，写入速度非常快。器，写入速度非常快。(三三)随机存储器随机存储器RAM(Random Access Memory)RAM(Random Access Memory)第5页，讲稿共111张，创作于星期日(1)(1)掩膜工艺掩膜工艺ROM(Masked ROM)ROM(Mask

8、ed ROM)这种这种ROMROM是芯片制造厂根据是芯片制造厂根据ROMROM要存储的信息，设计固定的半导体掩要存储的信息，设计固定的半导体掩膜版进行生产的。膜版进行生产的。一旦制出成品之后，其存储的信息即可读出使用，一旦制出成品之后，其存储的信息即可读出使用，但不能改变。但不能改变。这种这种ROMROM常用于批量生产，生产成本比较低。微型机中一些常用于批量生产，生产成本比较低。微型机中一些固定不变的程序或数据常采用这种固定不变的程序或数据常采用这种ROMROM存储。存储。(2)PROM(Programmable ROM)(2)PROM(Programmable ROM)可编程只读存储器。允许

9、用户利用专门设备对其写入数据或程序可编程只读存储器。允许用户利用专门设备对其写入数据或程序(称为对存储器编程称为对存储器编程)，但是只能写入一次。编程之后，信息就永久但是只能写入一次。编程之后，信息就永久性地固定下来，用户只可以读出和使用，不能改变其内容。性地固定下来，用户只可以读出和使用，不能改变其内容。(3)OTPROM(One Time Programmable ROM)(3)OTPROM(One Time Programmable ROM)一次编程只读存储器。与一次编程只读存储器。与PROMPROM一样可编程一次，但是采用了一样可编程一次，但是采用了EPROMEPROM技术生产，可靠性

10、高技术生产，可靠性高，没有石英玻璃窗口。，没有石英玻璃窗口。(四四)只读存储器只读存储器ROM(Read Only Memory)ROM(Read Only Memory)第6页，讲稿共111张，创作于星期日(4)EPROM(Erasable Programmable ROM)(4)EPROM(Erasable Programmable ROM)可可擦擦去去重重写写的的PROMPROM。允允许许将将其其存存储储的的内内容容采采用用紫紫外外线线照照射射擦擦去去，然然后后重重新新对对其其进进行行编编程程，写写入入新新的的内内容容。擦擦去去和和重重新新编编程程可可以以多多次次进进行行。所所写写入入的

11、的内内容容可可以以长长期期保保存存下下来来(一一般般均均在在1010年年以以上上)，不不会会因因断断电电而而消消失。如下图所示：失。如下图所示：(5)EEPROM(Electrically Erasable Programmable ROM)(5)EEPROM(Electrically Erasable Programmable ROM)电可擦除可编程只读存储器，也称为电可擦除可编程只读存储器，也称为E E2 2PROMPROM。EEPROMEEPROM是一种采是一种采用电气方法在线擦除和再编程写入的只读存储器。用电气方法在线擦除和再编程写入的只读存储器。其外观如上图其外观如上图所示。所示。第

12、7页，讲稿共111张，创作于星期日 (6)Flash Memory(6)Flash Memory 快擦写可编程只读存储器，快擦写可编程只读存储器，简称为闪存简称为闪存(闪速存储器闪速存储器)。可以用电。可以用电气方法快速擦写存储单元的内容，类似于气方法快速擦写存储单元的内容，类似于EEPROMEEPROM。既具有。既具有SRAMSRAM的读写的读写功能和较快速率，又具有功能和较快速率，又具有ROMROM断电后信息不丢失的特点。断电后信息不丢失的特点。主板上主板上BIOSBIOS和和USBUSB闪存盘上的闪存盘上的Flash MemoryFlash Memory芯片，如图下所示。芯片，如图下所示

13、。第8页，讲稿共111张，创作于星期日1.1.存储容量存储容量一一个个半半导导体体存存储储器器芯芯片片的的存存储储容容量量指指存存储储器器可可存存放放的的二二进进制制信息量。其表示方式一般为：信息量。其表示方式一般为：芯片容量芯片容量=芯片的存储单元数芯片的存储单元数每个存储单元的位数每个存储单元的位数例例如如：62646264静静态态RAMRAM的的容容量量为为8K8bit8K8bit，即即它它具具有有8K8K个个单单元元(1K(1K1024)1024)，每每个个单单元元存存储储8bit(8bit(一一个个字字节节)数数据据。动动态态RAMRAM芯芯片片NMC41257NMC41257的的容

14、容量为量为256K1bit256K1bit。在构成微型计算机内存系统时，可以根据要求加以选用。当在构成微型计算机内存系统时，可以根据要求加以选用。当计算机的内存确定后，选用容量大的芯片可以少用几片，这样不计算机的内存确定后，选用容量大的芯片可以少用几片，这样不仅使电路连接简单，而且使功耗和成本都可以降低。仅使电路连接简单，而且使功耗和成本都可以降低。三、半导体存储器的主要技术指标三、半导体存储器的主要技术指标第9页，讲稿共111张，创作于星期日2.2.存取时间存取时间存存取取时时间间T TACAC(Access(Access Time)Time)就就是是存存取取芯芯片片中中某某一一个个单单元元

15、的的数数据据所所需需要要的的时时间间，即即CPUCPU给给出出内内存存地地址址信信息息后后，到到取取出出或或者者写写入入有有效效数数据所需要的时间。据所需要的时间。器器件件手手册册上上给给出出的的存存储储器器芯芯片片的的存存取取时时间间参参数数一一般般为为上上限限值值，称称为为最最大大存存取取时时间间。CPUCPU在在读读/写写RAMRAM时时，它它提提供供给给RAMRAM芯芯片片的的读读/写写时时间间必必须须比比RAMRAM芯芯片片所所要要求求的的存存取取时时间间长长，如如果果不不能能满满足足这这一一点点，则则微型机无法正常工作。微型机无法正常工作。3.功耗功耗使用功耗低的存储器芯片构成存储

16、系统时，不仅可以减少对电源使用功耗低的存储器芯片构成存储系统时，不仅可以减少对电源容量的要求，而且还可提高存储系统的可靠性容量的要求，而且还可提高存储系统的可靠性。第10页，讲稿共111张，创作于星期日4.4.可靠性可靠性微微型型计计算算机机要要正正确确地地运运行行，要要求求存存储储器器系系统统具具有有很很高高的的可可靠靠性性，因因为为内内存存的的任任何何错错误误都都可可能能使使计计算算机机无无法法工工作作。而而存存储储器的可靠性直接与构成它的芯片有关。器的可靠性直接与构成它的芯片有关。存存储储器器的的可可靠靠性性用用平平均均无无故故障障时时间间MTBFMTBF来来表表征征，它它表表示示两两次

17、次故故障障之之间间的的平平均均时时间间间间隔隔，MTBFMTBF越越长长，其其可可靠靠性性越越高高。目目前前所所用用的的半半导体存储器芯片平均无故障时间导体存储器芯片平均无故障时间MTBFMTBF大概为大概为5105106 61101108 8小时。小时。5.5.性能性能/价格比价格比“性能性能”主要包括存储容量、存取周期和可靠性。主要包括存储容量、存取周期和可靠性。构成存储系统构成存储系统时，在满足性能要求的情况下，应尽量选择价格便宜的芯片。时，在满足性能要求的情况下，应尽量选择价格便宜的芯片。第11页，讲稿共111张，创作于星期日5.2 5.2 随机读写存储器随机读写存储器1.1.静态静态

18、RAMRAM基本存储电路基本存储电路静静态态RAMRAM的的基基本本存存储储电电路路由由六六个个MOSMOS管管组组成成的的双双稳稳态态触触发发器器构构成，如下图所示：成，如下图所示：一、静态读一、静态读/写存储器写存储器SRAMSRAM第12页，讲稿共111张，创作于星期日 图图 六管静态六管静态RAM基本存储电路基本存储电路图图中中T T1 1T T2 2是是放放大大管管,T,T3 3T T4 4是是负负载载管管,T,T1 1T T4 4管管组组成成双双稳稳态态触触发发器器。T T5 5T T6 6是是控控制制管管，T T7 7T T8 8也也是是控控制制管管，它它们们为为同同一一列列线线

19、上上的的存存储储单单元共用。元共用。若若T1T1截止截止,则则A A点为高电点为高电平平,使使T2T2导通导通,于是于是B B点为点为低电平，保证低电平，保证T1T1截止。截止。反反之之,T1,T1导通而导通而T2T2截止，这截止，这是另一个稳定状态。是另一个稳定状态。因此，因此，可用可用T1T1管的两种状态表管的两种状态表示示“1”1”或或“0”0”。可见可见,SRAM,SRAM保存信息的特点保存信息的特点是与这个双稳态触发器是与这个双稳态触发器的稳定状态密切相关的。的稳定状态密切相关的。第13页，讲稿共111张，创作于星期日2.SRAM2.SRAM的结构及组成的结构及组成 静态静态RAMR

20、AM中的存储单元一般排列成矩阵形式。内部是由很多基本存中的存储单元一般排列成矩阵形式。内部是由很多基本存储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址译码储电路组成的，为了选中某一个单元，往往利用矩阵式排列的地址译码电路对地址进行译码。电路对地址进行译码。例如：例如：12881288位的芯片，片内位的芯片，片内共有共有10241024个基本存储单元个基本存储单元，这，这些存储单元在芯片内部排列成些存储单元在芯片内部排列成3232行行3232列列的形式。需的形式。需1010根地址线，根地址线，其中其中5 5根用于行译码根用于行译码(产生产生3232条行线条行线)，另，另5 5根用于列

21、译码根用于列译码(产生产生3232条条列线列线)，这样就可以选中这样就可以选中10241024个基本存储单元中的任何一个。个基本存储单元中的任何一个。第14页，讲稿共111张，创作于星期日 例如：例如：SRAMSRAM芯片芯片Intel 6116Intel 6116的引脚及功能如下：的引脚及功能如下：61166116芯片的容量为芯片的容量为2K82K8位，有位，有20482048个存储单元，需个存储单元，需1111根地根地址线，址线，7 7根用于行地址译码输入，根用于行地址译码输入，4 4根用于列地址译码输入，每条列根用于列地址译码输入，每条列线控制线控制8 8位，从而形成了位，从而形成了12

22、8128128128个存储阵列，即存储体中有个存储阵列，即存储体中有1638416384个个存储元。存储元。61166116的控制线有的控制线有3 3条：片选条：片选CSCS、输出允许、输出允许OEOE、读、读/写控制写控制WEWE(为低表示写操作为低表示写操作)。结构如下所示：结构如下所示：第15页，讲稿共111张，创作于星期日 图图 61166116引脚和功能框图引脚和功能框图第16页，讲稿共111张，创作于星期日3.3.标准的静态标准的静态RAMRAM集成电路集成电路典型的静态典型的静态SRAMSRAM集成电路芯片如下所示：集成电路芯片如下所示：(1)Intel 6264 SRAM(1)

23、Intel 6264 SRAM芯片芯片62646264是是一一种种采采用用CMOSCMOS工工艺艺组组成成的的8K88K8位位静静态态读读写写存存储储器器，读读写写访访问问时时间间在在20-200ns20-200ns范范围围内内。芯芯片片未未选选中中时时，可可处处于于低低功功耗耗状状态态。其其引引脚脚如如下图所示：下图所示：第17页，讲稿共111张，创作于星期日图图 SRAM 6264引脚图引脚图A A0 0A A1212：地址信号线。地址信号线。D D0 0D D7 7：8 8条双向数据线。条双向数据线。CSCS1 1、CSCS2 2：片片选选信信号号引引线线。当当两两个个片片选选信信号号同

24、同时时有有效效，即即CSCS1 10 0，CSCS2 21 1时时，才能选中该芯片。才能选中该芯片。OEOE：输出允许信号。只有当输出允许信号。只有当OEOE0 0，才，才允许该芯片将某单元的数据送到芯允许该芯片将某单元的数据送到芯片外部的片外部的D D0 0D D7 7上。上。WEWE：写允许信号。当写允许信号。当WEWE0 0时，允许时，允许将数据写入芯片；当将数据写入芯片；当WEWE1 1时，允许时，允许芯片的数据读出。芯片的数据读出。NC:NC:空脚。空脚。第18页，讲稿共111张，创作于星期日表表 6264工作方式选择工作方式选择表表 第19页，讲稿共111张，创作于星期日(2)(2

25、)静态静态RAMRAM集成电路集成电路62256622566225662256是是一一种种采采用用CMOSCMOS工工艺艺制制成成的的32K832K8位位、2828个个引引脚脚的的静静态态读读写写存存储储器器，读读写写访访问问时时间间在在20-200ns20-200ns范范围围内内。芯芯片片未未选选中中时时，处处于于低功耗状态。其引脚如下图所示：低功耗状态。其引脚如下图所示：A A0 0A A1414：地址信号线。地址信号线。DQDQ0 0DQDQ7 7：8 8条双向数据线。条双向数据线。CSCS：片片选选信信号号引引线线。CSCS0 0才才能能选选中中该该芯芯片。片。OEOE：输出允许信号。

26、当输出允许信号。当OEOE0 0，才允许，才允许该芯片将数据送到芯片外部的该芯片将数据送到芯片外部的DQDQ0 0DQDQ7 7上。上。WEWE：写允许信号。当写允许信号。当WEWE0 0时，允许将数时，允许将数据写入芯片；当据写入芯片；当WEWE1 1时，允许芯片的时，允许芯片的数据读出。数据读出。第20页，讲稿共111张，创作于星期日表表 62256工作方式选择工作方式选择表表 第21页，讲稿共111张，创作于星期日1.1.动态动态RAMRAM的基本存储电路的基本存储电路动动态态RAMRAM的的基基本本存存储储电电路路由由MOSMOS单单管管电电路路与与其其分分布布电电容容构构成成，具具有

27、有集成度高、速度快、功耗小、价格低等特点。集成度高、速度快、功耗小、价格低等特点。标标准准的的动动态态RAMRAM集集成成电电路路有有64K64K位位、256K256K位位、1M1M位位、4M4M位位、16M16M位位、64M64M位等。其基本存储电路如下图所示：位等。其基本存储电路如下图所示：二、动态读二、动态读/写存储器写存储器DRAMDRAM第22页，讲稿共111张，创作于星期日图图 DRAMDRAM单管基本存储电路单管基本存储电路 T T1 1与与C C1 1构构成成一一个个基基本本存存储储电电路路，C C1 1为为T T1 1的极间分布电容。的极间分布电容。当当C C1 1中中存存有

28、有电电荷荷时时，该该存存储储单单元元存存放放的的信信息息为为1 1，没没有有电电荷荷时时表表示示0 0。T T2 2为为列列选选择择管管，C C2 2为为数数据据线线上上的分布电容，一般有的分布电容，一般有C C2 2CC1 1。当当T T1 1和和T T2 2导导通通时时，数数据据线线接接通通，可可以以对对基基本本存存储储单单元元进进行行读读出出或或写写入操作。入操作。C C1 1容容量量很很小小，充充电电后后电电压压为为0.2V0.2V左左右右，该该电电压压维维持持时时间间很很短短，约约2ms2ms左左右右既既会会泄泄漏漏，导导致致信信息息丢丢失，故需要刷新。失，故需要刷新。第23页，讲稿

29、共111张，创作于星期日2.2.动态动态RAMRAM集成芯片集成芯片2164A2164A 动动态态RAM RAM Intel Intel 2164A2164A是是一一个个64K164K1位位的的芯芯片片，片片内内有有6553665536个个基基本本存存储储电电路路，每每个个基基本本存存储储电电路路存存放放1 1位位二二进进制制信信息息。要要构构成成64KB64KB的的存储器，需要存储器，需要8 8片片2164A2164A。2164A2164A芯芯片片的的存存储储体体本本应应构构成成一一个个256256 256256的的存存储储矩矩阵阵，为为提提高高工工作作速速度度(需需减减少少行行列列线线上上

30、的的分分布布电电容容)，将将存存储储矩矩阵阵分分为为4 4个个128128 128128矩矩阵阵，每每个个128128 128128矩矩阵阵配配有有128128个个读读出出放放大大器器，各各有有一一套套I/OI/O控控制制(读读/写写控制控制)电路。电路。其引脚结构如下图所示：其引脚结构如下图所示：第24页，讲稿共111张，创作于星期日图图 Intel 2164AIntel 2164A引脚图引脚图A A0 0-A-A7 7：地址信号的输入引脚，分时接收地址信号的输入引脚，分时接收CPUCPU送来的送来的8 8位行、列地址；位行、列地址；：行地址选通信号输入引脚，：行地址选通信号输入引脚，低电平

31、有效，兼作芯片选择信号。低电平有效，兼作芯片选择信号。：列地址选通信号输入引脚，低电：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址平有效，表明当前正在接收的是列地址(此时应保持为低电平此时应保持为低电平)；：写允许控制信号输入引脚，当其：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行为低电平时，执行写操作；否则，执行读操作。读操作。D DININ：数据输入引脚；数据输入引脚；D DOUTOUT：数据输出引脚；：数据输出引脚；V VDDDD：+5V+5V电源引脚；电源引脚；VssVss：地；地；N/CN/C：未用引脚。未用引脚。第25页，讲稿共111张，创作于星

32、期日 2164A 2164A的读的读/写操作由写操作由WEWE信号来控制，信号来控制，读操作时，读操作时，WEWE为高电平，为高电平，选中单元的内容经三态输出缓冲器从选中单元的内容经三态输出缓冲器从D DOUTOUT引脚输出；引脚输出；写操作时，写操作时，WEWE为为低电平，低电平，D DININ引脚上的信息经数据输入缓冲器写入选中单元。引脚上的信息经数据输入缓冲器写入选中单元。2164A2164A没有片选信号，实际上没有片选信号，实际上用行地址和列地址选通信号用行地址和列地址选通信号RASRAS和和CASCAS作为片选信号，作为片选信号，可见，片选信号已分解为行选信号与列选信可见，片选信号已

33、分解为行选信号与列选信号两部分。号两部分。第26页，讲稿共111张，创作于星期日图图 2164A2164A内部结构示意图内部结构示意图 第27页，讲稿共111张，创作于星期日多多端端口口RAMRAM有有多多个个端端口口，如如双双端端口口、三三端端口口、四四端端口口RAMRAM等等，每每个个端口都可以对端口都可以对RAMRAM进行读写操作。进行读写操作。DS1609DS1609为为8 8位位的的双双端端口口SRAMSRAM，存存储储容容量量为为512512个个字字节节，有有A A、B B两两个端口。个端口。1.1.引脚及操作时序引脚及操作时序 引脚及操作时序如下各图所示：引脚及操作时序如下各图所

34、示：三、多端口存储器三、多端口存储器第28页，讲稿共111张，创作于星期日图图 DS1609DS1609双口双口SRAMSRAMAD7AD7A AAD0AD0A A：A A端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。AD7AD7B BAD0AD0B B：B B端口端口8 8位地址和位地址和 数据复用引线。数据复用引线。OEOEA A、OEOEB B：输出允许信号，低：输出允许信号，低 电平有效。电平有效。WEWEA A、WEWEB B：写允许信号，低电：写允许信号，低电 平有效。平有效。CECEA A、CECEB B：片选信号，低电平：片选信号，低电平 有效。有效。第29页，讲

35、稿共111张，创作于星期日读操作读操作图图 DS1609读出时序读出时序第30页，讲稿共111张，创作于星期日图图 DS1609写入时序写入时序写操作写操作第31页，讲稿共111张，创作于星期日2.2.两端口的同时操作两端口的同时操作 双端口存储器存在双端口存储器存在A A、B B两端口对其存储两端口对其存储单元同时操作的问题，下面分别说明：单元同时操作的问题，下面分别说明：(1)(1)对不同存储单元允许同时读或写。对不同存储单元允许同时读或写。(2)(2)允许同一单元同时读。允许同一单元同时读。(3)(3)当一个端口写某单元而另一端口同时当一个端口写某单元而另一端口同时读该单元时，读出的数据

36、要么是旧数据，要么读该单元时，读出的数据要么是旧数据，要么是新写入的数据。因此，这种情况也不会发生是新写入的数据。因此，这种情况也不会发生混乱。混乱。(4)(4)当两个端口同时对同一单元写数当两个端口同时对同一单元写数据时，会引起竞争，产生错误。因此，据时，会引起竞争，产生错误。因此，这种情况应想办法加以避免。这种情况应想办法加以避免。第32页，讲稿共111张，创作于星期日3.3.竞争的消除竞争的消除对于对于DS1609DS1609来说，竞争发生在对一单元同时写数据时。来说，竞争发生在对一单元同时写数据时。为了防止竞争的发生，可以另外设置两个接口，该接口能保证一个为了防止竞争的发生，可以另外设

37、置两个接口，该接口能保证一个端口只写而另一个只读。该接口可用带有三态门输出的锁存器来实现，端口只写而另一个只读。该接口可用带有三态门输出的锁存器来实现，如如74LS37374LS373和和74LS37474LS374。如果可能，也可在如果可能，也可在DS1609DS1609中设置两个单元：一个单元的中设置两个单元：一个单元的A A端口只写端口只写而而B B端口只读；另一个单元则相反，端口只读；另一个单元则相反，B B端口只写而端口只写而A A端口只读。在端口只读。在A A端口向端口向DS1609DS1609写数据时，先读写数据时，先读B B端口的写状态。若端口的写状态。若B B端口不写，则端口

38、不写，则将自己的写数据写到存储单元中。当将自己的写数据写到存储单元中。当B B端口写入时，同样需要查询端口写入时，同样需要查询A A端口的状态。其过程可用如下所示的流程图来说明。端口的状态。其过程可用如下所示的流程图来说明。第33页，讲稿共111张，创作于星期日图图 查询写入流程图查询写入流程图 第34页，讲稿共111张，创作于星期日4.4.连接使用连接使用如下图中将如下图中将DS1609DS1609直接与直接与8088 CPU8088 CPU相连接，而另一端口与单相连接，而另一端口与单片机相连接，构成多机系统。片机相连接，构成多机系统。第35页，讲稿共111张，创作于星期日5.3 5.3 只

39、读存储器只读存储器ROMROM这这种种存存储储器器芯芯片片，在在生生产产过过程程中中利利用用一一道道掩掩模模工工艺艺决决定定每每一一个个存存储储单单元元中中存存放放的的二二进进制制信信息息，一一旦旦形形成成产产品品，存存放放的的信信息代码是固定不变的，用户不能修改。息代码是固定不变的，用户不能修改。如下图所示为一个如下图所示为一个4444位的掩模位的掩模ROMROM：一、掩模一、掩模ROMROM第36页，讲稿共111张，创作于星期日 4 4条行线，条行线，4 4条列线，共条列线，共4 4个单元，每个单元为个单元，每个单元为4 4位。对位。对A1A1、A0A0进行译码后分别选中第进行译码后分别选

40、中第0 0、1 1、2 2、3 3行，被选中的行为行，被选中的行为高电平，其余行为低电平。高电平，其余行为低电平。4 4个列选线通过有源负载挂个列选线通过有源负载挂在高电平上，行列线交叉点上接在高电平上，行列线交叉点上接有有MOSMOS管的存放管的存放0 0，没有接，没有接MOSMOS管的存放管的存放1 1。该掩模该掩模ROMROM每个单元的内每个单元的内容如下表所示。容如下表所示。图图 掩膜式掩膜式ROMROM结构示意图结构示意图0000010110101111第37页，讲稿共111张，创作于星期日表表 掩膜式掩膜式ROMROM的内容的内容第38页，讲稿共111张，创作于星期日1 1.基本存

41、储电路工作原理基本存储电路工作原理 一一般般EPROMEPROM基基本本存存储储电电路路由由浮浮置置栅栅极极雪雪崩崩注注入入式式场场效效应应管管(Floating(Floating Avalanche Avalanche Injection Injection MOSMOS，FAMOS)FAMOS)构构成成。FAMOSFAMOS管管与与普普通通MOSMOS管串联接到行与列的交叉点上，排成矩阵形式。管串联接到行与列的交叉点上，排成矩阵形式。当当浮浮置置栅栅极极上上未未注注入入电电荷荷时时，源源极极与与漏漏极极不不导导通通，FAMOS截截止止，该该位位存存放放信信息息1；当当浮浮置置栅栅极极注注入

42、入一一定定的的电电荷荷后后，源源极极、漏漏极极间间导通，该位存放信息导通，该位存放信息0。基本存储电路及。基本存储电路及FAMOS管结构如下所示管结构如下所示：二、可擦除可编程的只读存储器二、可擦除可编程的只读存储器EPROMEPROM第39页，讲稿共111张，创作于星期日图图 EPROMEPROM基本存储电路示意图基本存储电路示意图 FAMOS FAMOS管与普通管与普通MOSMOS管串联接到行与列的交叉管串联接到行与列的交叉点上，排成矩阵形式。点上，排成矩阵形式。当浮置栅极上未注入当浮置栅极上未注入电荷时，源极与漏极不导电荷时，源极与漏极不导通，通，FAMOSFAMOS截止，该位存截止，该

43、位存放信息放信息1 1；当浮置栅极注；当浮置栅极注入一定的电荷后，源极、入一定的电荷后，源极、漏极间导通，该位存放信漏极间导通，该位存放信息息0 0。第40页，讲稿共111张，创作于星期日图图 浮置栅极场效应管结构图浮置栅极场效应管结构图 在在N N型的基片上做出两型的基片上做出两个高浓度的个高浓度的P P型区，从中引型区，从中引出源极出源极S S和漏极和漏极D D；栅极由；栅极由多晶硅构成，被不导电的多晶硅构成，被不导电的SiOSiO2 2绝缘层所包围，栅极绝缘层所包围，栅极G G没有引出电极，故称为浮置没有引出电极，故称为浮置栅极。栅极。当栅极无负电荷时，当栅极无负电荷时，MOSMOS管截

44、止，该位存放信息管截止，该位存放信息1 1；当栅极有负电荷时，在；当栅极有负电荷时，在漏极和源极间感应出漏极和源极间感应出P P沟沟道，道，MOSMOS管导通，该位存放信管导通，该位存放信息息0 0。第41页，讲稿共111张，创作于星期日2.2.典型典型EPROMEPROM芯片芯片典型的典型的EPROMEPROM芯片如下所示：芯片如下所示：第42页，讲稿共111张，创作于星期日(1)2764 EPROM(1)2764 EPROM芯片简介芯片简介 27642764引脚如下图所示：引脚如下图所示：A A0 0-A-A1212：地址信号输入线。地址信号输入线。D D0 0-D-D7 7：8 8条数据

45、线。条数据线。CECE：片选信号线，为输入信号片选信号线，为输入信号,低电平有效。低电平有效。OEOE：输出允许信号输出允许信号,为低电平为低电平 时允许数据由时允许数据由D D0 0D D7 7输出。输出。PGMPGM：编编程程脉脉冲冲输输入入端端。在在机机工工作作时时为为高高电电平平，编编程程写写入入时时需需在在该该端端子子加加上上宽宽度度为为50ms50ms的的编编程程负脉冲。负脉冲。V VPPPP：编程电压。编程电压。V VCCCC：+5V+5V电源电源N NC C：空脚。空脚。第43页，讲稿共111张，创作于星期日n2764A2764A的工作方式的工作方式 2764A2764A共有八

46、种工作方式，分别为。共有八种工作方式，分别为。标准编程方式标准编程方式 IntelIntel编程方式编程方式 编程校验编程校验 编程禁止编程禁止 读出方式读出方式 读出禁止读出禁止 备用方式备用方式 读读IntelIntel标识符标识符第44页，讲稿共111张，创作于星期日(2)27C256 EPROM(2)27C256 EPROM芯片简介芯片简介 27C256 EPROM27C256 EPROM芯片引脚如下图所示：芯片引脚如下图所示：A A0 0-A-A1414：地址信号输入线。地址信号输入线。O O0 0-O-O7 7：8 8条数据线。条数据线。CECE：片选信号线，为输入信号片选信号线，

47、为输入信号,低电平有效。低电平有效。OEOE：输出允许信号输出允许信号,为低电平为低电平 时允许数据由时允许数据由O O0 0O O7 7输出。输出。V VPPPP：编程电压。编程电压。V VCCCC：+5V+5V电源电源V VSSSS：接地。接地。第45页，讲稿共111张，创作于星期日 EEPROM(EEEPROM(E2 2PROM)PROM)是是一一种种可可用用电电气气方方法法在在线线擦擦除除和和再再编编程程的的只只读读存存储储器器，既既具具有有RAMRAM在在联联机机操操作作中中可可读读可可改改写写的的特特性性(只只是是写写操操作作需需要要较较长长的的时时间间)；又又具具有有非非易易失失

48、性性存存储储器器ROMROM的的优优点点，在在掉掉电电后后仍仍然能保存原所存储数据。然能保存原所存储数据。目目前前，EEPROMEEPROM已已在在片片内内集集成成了了需需要要的的所所有有外外围围电电路路，包包括括数数据据锁锁存存缓缓冲冲器器、地地址址锁锁存存器器、擦擦除除和和写写操操作作脉脉冲冲定定时时、编编程程电电压压的的形形成成，以以及及电电源源上上电电和和掉掉电电数数据据写写保保护护电电路路等等。可可在在线线擦擦除除和和编编程程，使使用用方方便。便。EEPROMEEPROM有有并并行行接接口口、串串行行接接口口两两种种标标准准的的集集成成电电路路，各各有有特特点点，适合于不同的应用场合

49、。适合于不同的应用场合。三、电可擦除可编程只读存储器三、电可擦除可编程只读存储器EEPROMEEPROM第46页，讲稿共111张，创作于星期日1.1.典型的典型的EEPROMEEPROM芯片芯片典型的典型的EEPROMEEPROM芯片如下表所示：芯片如下表所示：第47页，讲稿共111张，创作于星期日2.EEPROM2.EEPROM芯片芯片28C6428C64简介简介 EEPROMEEPROM芯芯片片28C6428C64是是一一种种采采用用CMOSCMOS工工艺艺制制造造的的8K88K8位位电电可可擦擦除除、可可编编程程的的只只读读存存储储器器。其其读读写写可可像像SRAMSRAM一一样样，不不

50、需需要要附附加加任任何何外外部部元元器器件件，读读访访问问时时间为间为45450ns45450ns。其引脚如下图所示：其引脚如下图所示：第48页，讲稿共111张，创作于星期日A A0 0-A-A1212：地址信号输入线。地址信号输入线。I/O0I/O7I/O0I/O7：8 8条数据线。条数据线。CECE：片片选选信信号号线线，为为输输入入信信号号,低电平有效。低电平有效。OEOE：输出允许信号输出允许信号,为低电平为低电平 时允许数据输出。时允许数据输出。WEWE：写允许信号。写允许信号。RDY/BUSYRDY/BUSY：写写结结束束状状态态输输出出信信号号。当当开开始始写写入入数数据据时时，