数字逻辑电路基础和开关代数幻灯片.ppt

《数字逻辑电路基础和开关代数幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字逻辑电路基础和开关代数幻灯片.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字逻辑电路基础和开关代数第1页，共37页，编辑于2022年，星期六一一.本章的预备性知识本章的预备性知识 1.晶体二极管和它的单方向导电特性晶体二极管和它的单方向导电特性 2.晶体三极管与反相器电路晶体三极管与反相器电路 3.两种最基本的门电路：与非门，或非门两种最基本的门电路：与非门，或非门 4.逻辑运算与数字逻辑电路逻辑运算与数字逻辑电路 5.逻辑功能的表示和等效电路逻辑功能的表示和等效电路 6.真值表和逻辑表达式的对应关系真值表和逻辑表达式的对应关系 7.逻辑运算的基本定理、常用公式和逻辑化简逻辑运算的基本定理、常用公式和逻辑化简 8.三态门电路三态门电路第2页，共37页，编辑于202

2、2年，星期六1.晶体二极管及其单方向导电特性晶体二极管及其单方向导电特性 通常情况下，可把一些物体划分成通常情况下，可把一些物体划分成导体导体（双向导电）和（双向导电）和 绝缘体绝缘体（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。流流过或无电流流过物体的两种不同情形。人们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，人们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压其特性取决于在物体两端所施加

3、电压的方向，当在一个方向上有正的电压（例如（例如 0.7V）存在时，可以允许电流流过（如图所示），此时该物体）存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；表现出导体的特性；而在相反的方向上施加一定大小的电压时，而在相反的方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体的该物体中不会产生电流，表现出绝缘体的的特性，即该物体的特性，即该物体只能在单个方向上导电只能在单个方向上导电，这样的物体被称为这样的物体被称为半导体半导体。制作出的器件。制作出的器件被称为被称为二极管二极管。电流 i+-第3页，共37页，编辑于2022年，星期六二极管的内部结构及其开关特性二极

4、管的内部结构及其开关特性 绝缘体和导体不同的导电特性是由于它们不同的原子结构特性造成绝缘体和导体不同的导电特性是由于它们不同的原子结构特性造成的。的。通过在绝缘材料中有控制地掺加进少量的导电物质，可以使通过在绝缘材料中有控制地掺加进少量的导电物质，可以使得到的材料有一定的导电特性。例如在得到的材料有一定的导电特性。例如在 4价的硅材料（每个原子核周价的硅材料（每个原子核周围有围有 4个电子）中掺杂进少量个电子）中掺杂进少量 5价的金属材料形成价的金属材料形成 N型材料，或者掺型材料，或者掺杂进少量杂进少量 3价的金属材料形成价的金属材料形成 P型材料，使新得到的材料中总的原子型材料，使新得到的

5、材料中总的原子核数量与电子的数量不满足核数量与电子的数量不满足 1:4 的关系，的关系，N型材料中形成有极少量的型材料中形成有极少量的带负电荷的多余电子，带负电荷的多余电子，P型材料中缺少极少量的电子（反过来称为有极少型材料中缺少极少量的电子（反过来称为有极少量的带正电的空穴），这些电子和空穴可以成为导电的载流子。当把这样的量的带正电的空穴），这些电子和空穴可以成为导电的载流子。当把这样的两种材料结合在一起时，就表现出在单个方向导电的特性，这就是半导体，两种材料结合在一起时，就表现出在单个方向导电的特性，这就是半导体，做成器件就是二极管。当做成器件就是二极管。当P型材料一端（称为二极管的正极）

6、有比型材料一端（称为二极管的正极）有比N型型材料一端（称为二极管的负极）高材料一端（称为二极管的负极）高 0.7 伏的电压时，就会产生从正极流向伏的电压时，就会产生从正极流向负极的电流，小的反向电压则不会产生电流。负极的电流，小的反向电压则不会产生电流。第4页，共37页，编辑于2022年，星期六2.晶体三极管和反相器电路晶体三极管和反相器电路 在半导体的基体上，经过人工加工，可以生产出三极管，它在半导体的基体上，经过人工加工，可以生产出三极管，它类似于类似于 2 个背向相连接的二极管，有个背向相连接的二极管，有 3 个接线端，分别被称为集电极、个接线端，分别被称为集电极、基极和发射极，其特性是

7、：基极和发射极，其特性是：基极基极发射极发射极集电极集电极+Vcc (+5V)接地接地输入电平输入电平=0.7 V,三级管导通，三级管导通，使输出电平为使输出电平为 0 V；输入电平输入电平=0 V,三级管截止三级管截止，使输出电平使输出电平 4 V；这已经构成了反相器线路这已经构成了反相器线路,完成逻辑取反功能。完成逻辑取反功能。输出输出输入输入电阻电阻电源电源+Vcc 第5页，共37页，编辑于2022年，星期六3.与非门与非门 和和 或非门或非门+Vcc (+5V)接地接地输出输出输入输入1电源电源输入输入2输入输入2输入输入1+Vcc (+5V)输出输出电源电源与非门与非门：2 路输入都

8、高，输出才为低；路输入都高，输出才为低；或非门或非门：任何一路输入为高，输出都为低：任何一路输入为高，输出都为低（原（原1个三极管变成串接的个三极管变成串接的2个三极管）个三极管）（原（原1个三极管变成并行的个三极管变成并行的2个三极管）个三极管）接地接地当然，也可以制作并使用不带反相功能的当然，也可以制作并使用不带反相功能的 与门与门 和和 或门或门 电路。电路。第6页，共37页，编辑于2022年，星期六4.逻辑运算与数字逻辑电路逻辑运算与数字逻辑电路 数字逻辑电路是实现数字计算机的物质基础。数字逻辑电路是实现数字计算机的物质基础。最基本的逻辑电路：与门，或门，非门；用它们可以组最基本的逻辑

9、电路：与门，或门，非门；用它们可以组合出实现任何复杂的逻辑运算功能的电路。合出实现任何复杂的逻辑运算功能的电路。最基本的逻辑运算有：与运算最基本的逻辑运算有：与运算，或运算，或运算，非运算非运算，正正好可以选用好可以选用与门与门、或门、或门、非门非门来加以实现。来加以实现。逻辑关系是可以采用数学公式来表示和运算的，此数学工具逻辑关系是可以采用数学公式来表示和运算的，此数学工具就是布尔代数，又称逻辑代数。就是布尔代数，又称逻辑代数。例如，例如，A=B C+E*/F；A为输出（运算结果），为输出（运算结果），B、C、E、F为输入为输入，、+、/分别代表与、或、非运算符；分别代表与、或、非运算符；运

10、算符的优先级：非运算最高，与运算次之，或运算最低。运算符的优先级：非运算最高，与运算次之，或运算最低。这一逻辑运算功能，显然可以用这一逻辑运算功能，显然可以用 与门与门、或门或门、非门非门来实现。来实现。第7页，共37页，编辑于2022年，星期六5.逻辑功能的表示和等效电路逻辑功能的表示和等效电路 逻辑功能可以选用逻辑功能可以选用布尔代数式布尔代数式表示，表示，卡诺图表示，卡诺图表示，真值表真值表表示，或表示，或者用线路逻辑图表示。者用线路逻辑图表示。与门、与门、或门、或门、非门非门 的图形符号：的图形符号：非门非门 与门与门 与非门与非门 或门或门 或非门或非门AXBA B X 0 0 0

11、0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=AB X=AB X=A+B X=A+B 真值表真值表XXXAAABBBAX第8页，共37页，编辑于2022年，星期六6.真值表和逻辑表达式的对应关系真值表和逻辑表达式的对应关系真值表、逻辑表达式、线路图是有对应对应关系的真值表、逻辑表达式、线路图是有对应对应关系的,真值表真值表表达式表达式电路图电路图 (用于做出产品用于做出产品)与门与门与非门与非门ABA B X 0 0 0 0 1 0 1 0 0 1 1 1A B X 0 0 1 0 1 1 1 0 1 1 1 0X=A B X=A B ABX1

12、.用用与逻辑与逻辑写出真值表中每写出真值表中每一横行中输出为一横行中输出为 1 的逻辑的逻辑表达式；表达式；2.用用或逻辑或逻辑汇总真值表中全汇总真值表中全部输出为部输出为 1 的逻辑。的逻辑。3.不必理睬那些输出为不必理睬那些输出为 0的各的各行的内容，它们已经隐含行的内容，它们已经隐含在通过在通过 1、2 两步写出的表两步写出的表达式中。达式中。X=A*B+A*B+A*BX真值表真值表用于写出功能需求用于写出功能需求得出用到的基本门得出用到的基本门 及其连接关系及其连接关系第9页，共37页，编辑于2022年，星期六7.基本定理和常用公式，逻辑化简基本定理和常用公式，逻辑化简A+0=A A0

13、=0 A+A=1 AA=0A+1=1 A1=A A+A=A AA=AA+B=B+A AB=BA A=A(A+B)+C=A+(B+C)(AB)C=A(BC)A(B+C)=AB+AC A+BC=(A+B)(A+C)A+AB=A A(A+B)=AA+AB=A+B A(A+B)=ABA B =A+B A+B=A B例如：例如：AB+AB+AB=A(B+B)+AB=A+AB =A+B =AB第10页，共37页，编辑于2022年，星期六8.三态门电路三态门电路 三态门电路是一种最重要的总线接口电路，它保留了图腾输三态门电路是一种最重要的总线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性

14、，又有集电极开出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以路电路的输出可以“线与线与”的优点，是构建计算机总线的理想电的优点，是构建计算机总线的理想电路。路。“三态三态”是指电路可以输出正常的是指电路可以输出正常的“0”或或“1”逻辑电逻辑电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时，平，也可以处于高阻态，取决于输入和控制信号。为高阻态时，“0”和和“1”的输出极都截止，相当于与所连接的线路断开，的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。便于实现从多个数据输入中选择其一。A B C/G1 /G2 /G3总线总线例如，当控

15、制信号例如，当控制信号/G1为低电为低电平，平，/G2 和和/G3为高电平时，为高电平时，三态门的输入三态门的输入 A 被送到总线被送到总线上，另外两个三态门的输出上，另外两个三态门的输出处于高阻态。处于高阻态。第11页，共37页，编辑于2022年，星期六2.2 逻辑电路基础知识逻辑电路中的逻辑电路中的0和和1 逻辑电路的信号电平只有两个稳定状态，分别代表逻辑逻辑电路的信号电平只有两个稳定状态，分别代表逻辑0和和1。一般采用正逻辑，即高电平为一般采用正逻辑，即高电平为1，低电平为，低电平为0。逻辑电压：逻辑电压：逻辑电路的电压多为逻辑电路的电压多为5V和和3V，早期的逻辑器件为，早期的逻辑器件

16、为5V，新型的，新型的逻辑器件多为逻辑器件多为3V，低电压逻辑可，低电压逻辑可以降低功耗。最新以降低功耗。最新的的CPU和存储器的和存储器的电压都低于电压都低于3V。基本逻辑关系基本逻辑关系 “与与”()“或或”(+)“非非”第12页，共37页，编辑于2022年，星期六2.2 逻辑电路基础知识逻辑关系描述逻辑关系描述 简单的逻辑关系可以通过逻辑表达式、逻辑电简单的逻辑关系可以通过逻辑表达式、逻辑电路图或真值表描述。路图或真值表描述。ABX X=A B+A BABX000011101110逻辑表达式逻辑表达式逻辑电路图逻辑电路图真值表真值表第13页，共37页，编辑于2022年，星期六2.2 逻辑

17、电路逻辑门电路各种门电路各种门电路X=A+B双输入端或门双输入端或门X=AB双输入端与门双输入端与门 X=A非门非门ABXABXAX X=AB双输入端与非门双输入端与非门 X=A+B双输入端或非门双输入端或非门ABXABX X=A+B双反向输入端或门双反向输入端或门ABX第14页，共37页，编辑于2022年，星期六2.2 逻辑电路逻辑门电路实现由二极管构成的门电路由二极管构成的门电路+5VABXABX由三极管构成的非门由三极管构成的非门ABXABX+5VAXA+5VXAX第15页，共37页，编辑于2022年，星期六二二.计算机中常用的逻辑电路计算机中常用的逻辑电路 专用功能电路专用功能电路1.

18、加法器和算术逻辑单元加法器和算术逻辑单元2.译码器和编码器译码器和编码器3.数据选择器数据选择器4.触发器和寄存器、计数器触发器和寄存器、计数器 阵列逻辑电路阵列逻辑电路5.存储器芯片存储器芯片 RAM 和和 ROM6.通用阵列逻辑通用阵列逻辑 GAL7.复杂的可编程逻辑器件复杂的可编程逻辑器件 CPLD:MACH器件器件8.现场可编程门阵列现场可编程门阵列 FPGA 器件器件第16页，共37页，编辑于2022年，星期六计算机中常用的逻辑器件计算机中常用的逻辑器件 计算机中常用的逻辑器件，包括计算机中常用的逻辑器件，包括组合逻辑组合逻辑和和时序逻辑电路时序逻辑电路两大类两大类别；也可以划分为别

19、；也可以划分为专用功能专用功能和和通用功能电路通用功能电路两大类别。两大类别。组合逻辑电路组合逻辑电路的输出状态只取决于当前输入信号的状态，与过的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器，译码器，编码器，数据选去的输入信号的状态无关，例如加法器，译码器，编码器，数据选择器等电路；择器等电路；时序逻辑电路时序逻辑电路的输出状态不仅和当前的输入信号的状态有关，的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最基本的记忆电路是触发器，包括电平触发器和边沿触发器

20、，由基本基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器，计数器等部件；触发器可以构成寄存器，计数器等部件；从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供电路划分成低集成度的、只提供专用功能专用功能的器件，和高集成度的、的器件，和高集成度的、现场可编程的现场可编程的通用功能通用功能电路，例如通用阵列逻辑电路，例如通用阵列逻辑GAL，复杂的可编，复杂的可编程逻辑器件程逻辑器件 CPLD，包括门阵列器件，包括门阵列器件FPGA，都能实现各种组合逻辑，都能实现各种组合逻辑或时序逻辑电路

21、功能，使用更方便和灵活。或时序逻辑电路功能，使用更方便和灵活。第17页，共37页，编辑于2022年，星期六2.2 逻辑电路组合逻辑组合逻辑电路组合逻辑电路 有基本门电路组合而成的、无记忆逻辑电路。有基本门电路组合而成的、无记忆逻辑电路。m个输入、个输入、n个输出的组合逻辑电路可以表示个输出的组合逻辑电路可以表示为以下电路。为以下电路。组合逻辑电路组合逻辑电路I0I1I2Im-1O0O1O2On-1输出的逻辑表达式：输出的逻辑表达式：Oi=F(I0,I1,I2,Im-1)i=0,1,2,n-1 一位加法器一位加法器 A+B CSABS000011101110C0001 ABSC第18页，共37页

22、，编辑于2022年，星期六2.2 逻辑电路加法器全加器全加器 A B+CiCoSABS000001011010Co0001Ci010110110011011101110101 ABCiSCo多位加法器：多位加法器：由由k个全加器级联而成的个全加器级联而成的k位加法器位加法器SoS1S2Sk-1 A0B0 A1B1Co A2B2C1 Ak-1Bk-1C2Ck-1第19页，共37页，编辑于2022年，星期六一位加法器的设计过程一位加法器的设计过程其设计过程可以通过如下其设计过程可以通过如下3步完成：步完成：（1）写出加法器逻辑的真值表；）写出加法器逻辑的真值表；（2）由真值表推导出对应的逻辑表达式

23、；）由真值表推导出对应的逻辑表达式；（3）对得到的逻辑表达式进行一定目的的化简或优化，以便选用基）对得到的逻辑表达式进行一定目的的化简或优化，以便选用基本逻辑门电路实现加法器。本逻辑门电路实现加法器。Xn Yn Cn Fn Cn+1 0 0 0 0 0 Fn=/Xn /Yn Cn+Xn /Yn /Cn 0 0 1 1 0 +/Xn Yn /Cn+Xn Yn Cn 0 1 0 1 0 0 1 1 0 1 Cn+1=Xn Yn /Cn+/Xn Yn Cn 1 0 0 1 0 +Xn /Yn Cn+Xn Yn Cn 1 0 1 0 1 =Xn Yn+Xn Cn+Yn Cn 1 1 0 0 1 由由4

24、个或项组成、每个或项是由个或项组成、每个或项是由4个因子实现与运算个因子实现与运算 1 1 1 1 1 化简化简为为3个或项，个或项，每个或项只是每个或项只是2个因子的与运算个因子的与运算第20页，共37页，编辑于2022年，星期六一位加法器的逻辑线路图一位加法器的逻辑线路图第21页，共37页，编辑于2022年，星期六2.2 逻辑电路编码器和译码器编码器编码器根据根据2N个输入信号，输出是有效输个输入信号，输出是有效输入端的编号。入端的编号。译码器译码器N个输入端，个输入端，2N个输出只有一个有个输出只有一个有效，该输出端的序号是效，该输出端的序号是N。译码器译码器A2A100000101A0

25、0101101011110101Y700000001Y600000010Y500000100Y400001000Y300010000Y200100000Y101000000Y010000000A2A1A0Y7Yo译译码码器器第22页，共37页，编辑于2022年，星期六2.2 逻辑电路触发器触发器：触发器：最基本逻辑记忆单元最基本逻辑记忆单元 具有两个稳定状态，用来表示逻辑状态的具有两个稳定状态，用来表示逻辑状态的0 0 和和1 1 可通过不同的外部信号改变状态，输入信可通过不同的外部信号改变状态，输入信号消失以后，能将获得的新状态保存下来号消失以后，能将获得的新状态保存下来基本基本RSRS触发

26、器触发器SQQRSRQ00X01110011Q注释注释不定不定置置1置置0不变不变SRQQRS触发器电路图触发器电路图RS触发器时序图触发器时序图RS触发器功能表触发器功能表第23页，共37页，编辑于2022年，星期六 触发器是典型的时序逻辑电路，有记忆功能，最简单的是由两个触发器是典型的时序逻辑电路，有记忆功能，最简单的是由两个交叉耦合的交叉耦合的“与非与非”门组成的门组成的 R-S 触发器，触发器，2 个输出分别为个输出分别为 Q和和/Q，两路输入分别为，两路输入分别为 R 和和 S。与非与非A与非与非B 当当R为低电平，为低电平，S为高电平时，会使为高电平时，会使/Q变为变为高电平，此时

27、高电平，此时 Q 定变成低电平；在定变成低电平；在 R恢复为高恢复为高电平后，电平后，Q和和/Q将保持不变，即记忆了本次将保持不变，即记忆了本次变化。变化。当当S为低电平，为低电平，R为高电平时，会使为高电平时，会使Q变为变为高电平，此时高电平，此时/Q 定变成低电平；在定变成低电平；在 S恢复为高恢复为高电平后，电平后，Q和和/Q 也将保持不变，这是也将保持不变，这是 R-S 触发触发器。器。Q/QRS与或非门与或非门与或非门与或非门/QQD反相器反相器E 当把两个输入当把两个输入 S 和和 R 变为一个变为一个 D 的互补输的互补输入后，可以通过控制信号入后，可以通过控制信号 E 完成对触

28、发器的写入完成对触发器的写入操作，在操作，在 E=1时，时，Q 将随将随D而变化。而变化。2.2 逻辑电路触发器第24页，共37页，编辑于2022年，星期六2.2 逻辑电路同步RS触发器同步同步RSRS触发器触发器同步时序电路同步时序电路在同步时序脉冲的驱动下工在同步时序脉冲的驱动下工作的时序电路。同步作的时序电路。同步RSRS触发器触发器只有在同只有在同步时序脉冲的上升沿改变状态。步时序脉冲的上升沿改变状态。SQQRCPSRQQCPSRQn+100Qn01010111X注释注释不变不变置置0置置1不定不定SR SCPRQ_Q _Qn+1=S+RQn (SR1）同步同步RS触发器功能触发器功能

29、表表第25页，共37页，编辑于2022年，星期六 5.D 型触发器和寄存器、计数器型触发器和寄存器、计数器 前面刚介绍的触发器属于电平触发方式，输入前面刚介绍的触发器属于电平触发方式，输入 R 和和 S 不能同时不能同时为低电平，而且为低电平，而且 R、S 和和 D 在触发器写入期间应保持不变，否则产生操在触发器写入期间应保持不变，否则产生操作错误。作错误。另外一种由另外一种由 3 个基本触发器构成的是个基本触发器构成的是 D 型触发器，它属于边沿触发型触发器，它属于边沿触发方式。输入信号方式。输入信号 D 在触发脉冲在触发脉冲 CP 的正跳变沿期间被写入触发器，其的正跳变沿期间被写入触发器，

30、其它时间它时间 D 的变化不会影响触发器的状态。的变化不会影响触发器的状态。与非与非1与非与非2与非与非4与非与非6与非与非3与非与非5/RD/SDQCP/QD D 型触发器又被称为型触发器又被称为延时触发器，常用于构建延时触发器，常用于构建寄存器，移位寄存器，计寄存器，移位寄存器，计数器等部件。数器等部件。输入信号输入信号/SD 和和 /RD用用于触发器的清于触发器的清 0 和置和置 1操作。操作。第26页，共37页，编辑于2022年，星期六与非门1与非门2与非门3与非门4与非门5与非门6输入输入DCP/Q D触发器的写入过程触发器的写入过程(维持阻塞原理介绍)D 是输入，可经过门是输入，可

31、经过门5、门、门5和门和门6把把/D 和和 D这个互补值分别送到门这个互补值分别送到门3、门、门4的输入端；的输入端；CP 是触发脉冲，也接是触发脉冲，也接到门到门3、门、门4的输入端，在脉冲的上的输入端，在脉冲的上升边沿启动写入操作。例如当升边沿启动写入操作。例如当D为高为高电平时，在门电平时，在门4的输出将得到一个负的输出将得到一个负跳变跟随低电平，这个变化将把跳变跟随低电平，这个变化将把 D 的值写入门的值写入门1和门和门2构成的触发器中。由构成的触发器中。由于门于门3的输入的输入/D处于低电平，门处于低电平，门3的输的输出将处于高电平，不会对触发器产生出将处于高电平，不会对触发器产生作

32、用。作用。若写入操作已经启动，即门若写入操作已经启动，即门4的输出已经为低电平，即使输入信号的输出已经为低电平，即使输入信号D发生了变化且门发生了变化且门5和门和门6的输出将跟着变化，但这不会对已经启动的写入操作产生影响。这是因为的输出将跟着变化，但这不会对已经启动的写入操作产生影响。这是因为门门4输出的低电平将阻赛门输出的低电平将阻赛门3的输出为低，将维持门的输出为低，将维持门6的输出为高电平，能确保本次写的输出为高电平，能确保本次写入正常完成。这表明入正常完成。这表明D触发器有一个重要功能，在接收输入的同时可以把自己原有输出触发器有一个重要功能，在接收输入的同时可以把自己原有输出送出去，可

33、用于实现移位、计数功能。送出去，可用于实现移位、计数功能。输出输出Q第27页，共37页，编辑于2022年，星期六寄存器、计数器寄存器、计数器 寄存器是计算机中的重要部件，用于暂存指令和数据寄存器是计算机中的重要部件，用于暂存指令和数据等，通常选用多个可同时读写的等，通常选用多个可同时读写的 D 触发器或锁存器组成。一触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如个寄存器所使用的触发器的数目被称为寄存器的位数，例如 4位、位、8位等；从使用的角度，还可以通过另外几个控制信位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电号，

34、控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有清平还是高阻态，是否具有清 0 寄存器内容的功能。寄存器内容的功能。移位寄存器还多出了左右移位操作的功能。移位寄存器还多出了左右移位操作的功能。计数器是计算机和数字仪表中经常使用的一种电路，按计数器是计算机和数字仪表中经常使用的一种电路，按时钟作用方式，可以分为同步和异步两大类，其中同步计数时钟作用方式，可以分为同步和异步两大类，其中同步计数器线路略复杂但性能更好，用于脉冲分频和需要计数的场合，器线路略复杂但性能更好，用于脉冲分频和需要计数的场合，例如二进制或十进制计数。例如二进制或十进制计数。第28页，共37页，编辑于202

35、2年，星期六GNDVccOE时钟 SN74LS374寄存器，寄存器，8个输入引脚，个输入引脚，8个输出引脚，在个输出引脚，在OE(管脚管脚1)控制下，输出可为正常电控制下，输出可为正常电平（平（OE为低时）或高阻态（为低时）或高阻态（OE为高时），在时钟信号的正跳边沿接收输入。为高时），在时钟信号的正跳边沿接收输入。SN74LS377寄存器，引脚定义同上，管脚寄存器，引脚定义同上，管脚 1 信号名为信号名为G，控制寄存器可（，控制寄存器可（G为低时）可接为低时）可接受输入，或不能（受输入，或不能（G 为高时）接收输入，输出不能控制。为高时）接收输入，输出不能控制。SN74LS273寄存器，引脚

36、定义同上，管脚寄存器，引脚定义同上，管脚 1 信号名为信号名为 CR，CR为低时完成对寄存器的为低时完成对寄存器的清清 0 操作，操作，CR为高时，在时钟信号的正跳边沿接收输入，输出不能控制。为高时，在时钟信号的正跳边沿接收输入，输出不能控制。第29页，共37页，编辑于2022年，星期六增加锁存功能增加锁存功能 多位ALU(加、与)加数加数 寄存器寄存器Y被加数寄存器被加数寄存器X二选 一二选 一1 输出端输出端1 输出端输出端0 输出端输出端最低位进位最低位进位C0接收控制信号接收控制信号 SX功能选择信号减运算减运算/Y ALU加减、与运算加减、与运算 XALU加法送加法送0，减法送，减法

37、送1进位输出进位输出C每位一个每位一个组合逻辑组合逻辑和和时序逻辑时序逻辑 线路应用举例线路应用举例加运算：加运算：XALU，YALU，C0=0SX减运算：减运算：XALU，/YALU，C0=1SX与运算：与运算：XALU，YALU，SX结果结果S加减、与运算加减、与运算 YALUCP第30页，共37页，编辑于2022年，星期六2.2 逻辑电路JK、D触发器其它常见触发器其它常见触发器常见的触发器除常见的触发器除RS触发器外，还有触发器外，还有JK触发器、触发器、D触发器等。触发器等。J K JCPKQ_QJKQn+100Qn01010111Qn注释注释不变不变置置0置置1翻转翻转DQn+10

38、011JK触发器功能表触发器功能表D触发器功能表触发器功能表 _ _ _Qn+1=KQn+JK+JQnQn+1=DDCPQ_Q D 第31页，共37页，编辑于2022年，星期六2.2 逻辑电路计数器计数器：计数器：对输对输入的时钟脉冲入的时钟脉冲（CPCP）的个数）的个数进行计数，来进行计数，来一个一个CPCP脉冲计脉冲计数器状态变化数器状态变化一次。一次。0100100001100101011111001010101110011110000000101111110100010011加1计数器减1计数器Q0 Q1 Q2 Q3CP模模1616二进制计数器二进制计数器第32页，共37页，编辑于20

39、22年，星期六2.2 逻辑电路计数器由由DD触发器构成的模触发器构成的模1616减减1 1计数器计数器D Q _ QD Q _ QD Q _ QD Q _ QQ0Q1Q2Q3CPCPQ0Q1 Q2 Q31111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 思考题：将上述电路改成加1计数器第33页，共37页，编辑于2022年，星期六2.2 逻辑电路寄存器寄存器：寄存器：存储二进制数存储二进制数的时序电路组件，它具的时序电路组件，它具有接收和寄存二进制数有接收和寄存二进制数码的逻辑功能。码的逻

40、辑功能。CPD QD0Q0D QD1Q1D QD2Q2D QD3Q3D QD4Q4D QD5Q5D QD6Q6D QD7Q7D Q _ QQDCP寄存器D0-D7Q0-Q7CP第34页，共37页，编辑于2022年，星期六2.2 逻辑电路移位寄存器并行输入串行输出移位寄存器：并行输入串行输出移位寄存器：D0D7:并行输入，并行输入，DIN:串行输入，串行输入，QOUT:串行串行输出，输出，CPP:并行输入控制脉冲。并行输入控制脉冲。串行输入行并输出移位寄存器串行输入行并输出移位寄存器D6D5D7D4D2D1D3D0DINQOUTCPPCPD6D5D7D4D2D1D3D0DINCP第35页，共37

41、页，编辑于2022年，星期六2.3 计算机的硬件组成冯诺依曼体系结构 计算机的组成部分计算机的组成部分运算器运算器进行运算的部件；进行运算的部件；存储器存储器记忆原始数据、运算程序及运算记忆原始数据、运算程序及运算结果的部件；结果的部件；控制器控制器发出各种控制信息，以便使计算发出各种控制信息，以便使计算机各部件协调工作的部件；机各部件协调工作的部件；输入、输出设备输入、输出设备将原始数据及运算程序将原始数据及运算程序输入计算机，并将结果及其它信息输出的部件。输入计算机，并将结果及其它信息输出的部件。第36页，共37页，编辑于2022年，星期六2.3 计算机的硬件组成CPU地址寄存器地址寄存器

42、MR数据寄存器数据寄存器DR指令寄存器指令寄存器IR译码器译码器通用寄存器通用寄存器1通用寄存器通用寄存器2通用寄存器通用寄存器n程序计数器程序计数器PC堆栈指针堆栈指针SP时序产生器时序产生器暂存器暂存器ALU累加器累加器标志寄存器标志寄存器操作操作控制器控制器控制总线控制总线地址总线地址总线数据总线数据总线ALU(Arithmetic and Logic Unit)：主要完成对二进制：主要完成对二进制数据的算术运算、逻辑运数据的算术运算、逻辑运算和各种移位操作算和各种移位操作。PC(Program Counter)：取指令的地址，存放下取指令的地址，存放下面要执行的指令的地址，面要执行的指令的地址，取指令后自动加取指令后自动加1。用来保存参加运用来保存参加运算的操作数和运算的操作数和运算的中间结果。算的中间结果。根据二进制的根据二进制的机器指令产生机器指令产生完成指令功能完成指令功能的微操作。的微操作。根据译码器产生的微操根据译码器产生的微操作，产生控制各个部件作，产生控制各个部件的信号，控制各个部件的信号，控制各个部件完成指令的功能。完成指令的功能。产生时基信产生时基信号为各功能号为各功能部件提供定部件提供定时基准。时基准。第37页，共37页，编辑于2022年，星期六