第7章数字锁相环精选文档.ppt

《第7章数字锁相环精选文档.ppt》由会员分享，可在线阅读，更多相关《第7章数字锁相环精选文档.ppt（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第7章数字锁相环章数字锁相环本讲稿第一页，共二十一页7.1全数字环概述全数字环概述一、一般构成与分类一、一般构成与分类1.构成构成2.分类分类一般按照数字鉴相器的实现方式对数字锁相环分类一般按照数字鉴相器的实现方式对数字锁相环分类FFDPLL触发器型数字锁相环触发器型数字锁相环NRDPLL奈奎斯特型数字锁相环奈奎斯特型数字锁相环ZCDPLL过零检测型数字锁相环过零检测型数字锁相环LLDPLL超前滞后型数字锁相环超前滞后型数字锁相环本讲稿第二页，共二十一页二、数字环部件电路与原理二、数字环部件电路与原理1.数字鉴相器数字鉴相器触发器型鉴相器触发器型鉴相器触发器的输出是触发器的输出是区间内区间内

2、的相位误差。的相位误差。通过计数器获得两个信号之间相差的数字量。通过计数器获得两个信号之间相差的数字量。计数时钟：计数时钟：,是输入信号的中心频率。是输入信号的中心频率。本讲稿第三页，共二十一页；是是相差区间内的计相差区间内的计数值，也称为相位误差在数值，也称为相位误差在区间内的状态数。区间内的状态数。计数准确度为：计数准确度为：奈奎斯特速率抽样鉴相器奈奎斯特速率抽样鉴相器带通滤波器限制输入信号的带宽为带通滤波器限制输入信号的带宽为抽样频率抽样频率数字相乘器可用微处理器实现数字相乘器可用微处理器实现本讲稿第四页，共二十一页应用：利用应用：利用NRDPLL实现实现FM解调解调本讲稿第五页，共二十

3、一页过零取样鉴相器过零取样鉴相器取样脉冲是本地参考脉冲经取样脉冲是本地参考脉冲经“上跳沿检测电路上跳沿检测电路”获得获得每个取样值的大小取决于输入信号正向过零点与每个取样值的大小取决于输入信号正向过零点与本地参考信号上跳沿之间的时间间隔，它反映了两本地参考信号上跳沿之间的时间间隔，它反映了两信号的相位误差（有正、负之分），在一个信号的相位误差（有正、负之分），在一个周期周期内取样一次。内取样一次。正向过正向过零检测零检测本讲稿第六页，共二十一页双向过零取样鉴相器双向过零取样鉴相器取样脉冲是本地参考经取样脉冲是本地参考经“上、下跳沿检测电路上、下跳沿检测电路”获得获得在一个在一个周期内取样两次。

4、周期内取样两次。本讲稿第七页，共二十一页超前滞后取样鉴相器超前滞后取样鉴相器每个超前或滞后脉冲对每个超前或滞后脉冲对DCO的调整量是的调整量是通过输入信号与本地参考信号之间比相，形成超通过输入信号与本地参考信号之间比相，形成超前或滞后脉冲输出。超前脉冲意味着本地参考信号前或滞后脉冲输出。超前脉冲意味着本地参考信号相位落后，相位落后，故超前脉冲作用将使本地参考信，故超前脉冲作用将使本地参考信号相位提前；滞后脉冲表示号相位提前；滞后脉冲表示，其作用是使本，其作用是使本地参考信号相位推后。地参考信号相位推后。序列滤波器消除噪声对环路造成的误动作。序列滤波器消除噪声对环路造成的误动作。序列滤波器序列滤

5、波器超前超前滞后滞后本讲稿第八页，共二十一页2.数字环路滤波器（数字环路滤波器（DLF）作用：对噪声和高频分量起抑制作用，并且控制着环作用：对噪声和高频分量起抑制作用，并且控制着环路相位较正的速度和精度。（和模拟环路一样）路相位较正的速度和精度。（和模拟环路一样）实现：实现：（一般形式）（一般形式）要求：数字运算满足环路低通滤波要求；满足实时处理要求：数字运算满足环路低通滤波要求；满足实时处理的要求。的要求。本讲稿第九页，共二十一页3.数字压控振荡器数字压控振荡器(DCO)实现方案一：实现方案一：为控制电压，其中为控制电压，其中为为DLF送来的校正电送来的校正电压，压，为固定偏压，即当为固定偏

6、压，即当时，输出信号周时，输出信号周期为期为。信号时钟：频率信号时钟：频率，周期为，周期为。本讲稿第十页，共二十一页DCO输出的取样脉冲周期输出的取样脉冲周期一个采样周期中对时钟周期的计数值一个采样周期中对时钟周期的计数值当当时：无控制时：无控制当当时：有控制时：有控制相对于相对于的改变量为的改变量为，相对应，相对应的输出相位的输出相位的最小改变量为的最小改变量为，DCO输出输出的瞬时相位的瞬时相位在在弧度内只能以弧度内只能以或其整数倍或其整数倍离散的变化。离散的变化。N模模内的状态数内的状态数本讲稿第十一页，共二十一页实现方案二：实现方案二：时钟：频率时钟：频率，周期为，周期为。输出信号频率

7、输出信号频率，周期为，周期为。有推后脉冲时，输入信号比有推后脉冲时，输入信号比DCO信号相位滞后，控信号相位滞后，控制器扣除一个制器扣除一个的周期，使的周期，使DCO输出信号滞后。输出信号滞后。有提前脉冲时，输入信号比有提前脉冲时，输入信号比DCO信号相位超前，控信号相位超前，控制器添加一个制器添加一个的周期，使的周期，使DCO输出信号超前。输出信号超前。无控制时无控制时本讲稿第十二页，共二十一页三、数字环的工作速率三、数字环的工作速率若要设计一个受若要设计一个受350MHz时钟控制的时钟控制的DCO，为得为得到小于到小于7.5的环路量化相差，输入信号最高工作频率的环路量化相差，输入信号最高工

8、作频率应按下式计算：应按下式计算：本讲稿第十三页，共二十一页7.2位同步数字环实例位同步数字环实例超前超前滞后型数字锁相环实现位同步提取滞后型数字锁相环实现位同步提取超前超前滞后型数字锁相环基本组成：滞后型数字锁相环基本组成：输出输出信号信号本讲稿第十四页，共二十一页一、电路组成一、电路组成超前超前脉冲脉冲滞后滞后脉冲脉冲极性相反的位极性相反的位同步信号同步信号相互错开的时相互错开的时钟信号钟信号决定添加、决定添加、扣除脉冲扣除脉冲没有序列没有序列滤波器滤波器本讲稿第十五页，共二十一页二、环路位同步原理二、环路位同步原理1.无控制时，无控制时，信号通过信号通过（常开门）（常开门）经经次分频次分

9、频后输出位同步信号后输出位同步信号。2.位同步信号超前时，位同步信号超前时，输出超前脉冲输出超前脉冲，通过控，通过控制器产生的制器产生的信号扣除信号扣除信号中的一个周期，使得信号中的一个周期，使得同步脉冲的前沿向第二个同步脉冲的前沿向第二个输入信号靠近。依次类推。输入信号靠近。依次类推。3.位同步信号滞后时，添加一个信号周期。位同步信号滞后时，添加一个信号周期。本讲稿第十六页，共二十一页3.相位校正总是阶跃式的，所以在相位校正总是阶跃式的，所以在“扣除扣除”或或“添加添加”几几个脉冲后，稳态相差不等于零，而是围绕零点在个脉冲后，稳态相差不等于零，而是围绕零点在“超前超前”、“滞后滞后”之间来回

10、摆动。之间来回摆动。4.在锁定状态下，稳态量化相差在锁定状态下，稳态量化相差相对误差：相对误差：三、性能分析（略）三、性能分析（略）采用不同鉴相器的数字锁相环的性能分析差异很大，这一采用不同鉴相器的数字锁相环的性能分析差异很大，这一点和模拟锁相环路有较大的区别。点和模拟锁相环路有较大的区别。本讲稿第十七页，共二十一页典型数字锁相环的实现方案典型数字锁相环的实现方案例例1：JK触发器（触发器（FF2）构成鉴相器，产生）构成鉴相器，产生UP/DN信号信号加减计数器的计数值作为模控分频器的分频值加减计数器的计数值作为模控分频器的分频值高速时钟经分频后获得高速时钟经分频后获得DCO的输出的输出本讲稿第

11、十八页，共二十一页例例2：基于基于74HC/HCT297型型IC除除N计数器可以用计数器可以用74HC/HCT4040本讲稿第十九页，共二十一页例例3：希尔伯特变换鉴相器希尔伯特变换鉴相器一阶数字环路滤波器一阶数字环路滤波器波形综合波形综合DCO可以用软件实现，已经在可以用软件实现，已经在TMS320上实现上实现数字滤波器可以是一阶、二阶或三阶以上数字滤波器可以是一阶、二阶或三阶以上本讲稿第二十页，共二十一页本章小结本章小结数字锁相环的分类数字锁相环的分类数字锁相环部件的工作原理（数字锁相环部件的工作原理（DPD、DCO）位同步数字环（位同步数字环（LLDPLL）典型数字锁相环的实现方案典型数字锁相环的实现方案本讲稿第二十一页，共二十一页