数字逻辑异步步时序逻辑幻灯片.ppt

《数字逻辑异步步时序逻辑幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字逻辑异步步时序逻辑幻灯片.ppt（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑数字逻辑异步步时序逻辑第1页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2/32异步时序电路异步时序电路(asynchronous sequential circuit)l异步时序电路可分为两类：一类叫脉冲异步时序电路，异步时序电路可分为两类：一类叫脉冲异步时序电路，输入是脉冲，存储器件也是触发器，但触发器不受统一输入是脉冲，存储器件也是触发器，但触发器不受统一的时钟限制；另一类是电平异步时序电路，输入是电平，的时钟限制；另一类是电平异步时序电路，输入是电平，存储器件是延迟线存储器件是延迟线 t t，t t表

2、示输入和输出间的延迟量。表示输入和输出间的延迟量。第2页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑3/32逻辑框图逻辑框图 第3页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑4/32电平输入和脉冲输入电平输入和脉冲输入(level inputs and pulse inputs)l脉冲输入：其脉冲宽度要有一定限制。脉冲之间的间隔可以不同，脉冲输入：其脉冲宽度要有一定限制。脉冲之间的间隔可以不同，但应足够长，以便使电路能够有充足的时间从非稳态但应足够长，以便使电路能够有充足的时间从非稳态稳态。稳态。l电平输入：状态之间的变化电平输入：状态之间的变化(转换

3、转换)是由电平输入的变化引起的。是由电平输入的变化引起的。要求输入变化的时间间隔足够长，以便电路有充足的时间从非要求输入变化的时间间隔足够长，以便电路有充足的时间从非稳态稳态稳态变化。稳态变化。第4页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑5/32时序条件时序条件 l基本工作方式：基本工作方式：异步时序电路中当且仅当它处于内部稳定状态时，才允许外异步时序电路中当且仅当它处于内部稳定状态时，才允许外部输入变化。要求一根或几根输入线上两次跳变之间的时间间隔部输入变化。要求一根或几根输入线上两次跳变之间的时间间隔不能太小。只有当一次跳变在电路中引起的响应完全结束时，才不能太小

4、。只有当一次跳变在电路中引起的响应完全结束时，才允许输入电平发生第二次跳变。允许输入电平发生第二次跳变。l单输入变化：单输入变化：每一时刻仅允许一个输入变量发生变化。每一时刻仅允许一个输入变量发生变化。l节拍：节拍：按输入信号的变化来区别状态转换的节拍。按输入信号的变化来区别状态转换的节拍。第5页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑6/32脉冲异步时序逻辑分析步骤脉冲异步时序逻辑分析步骤l写出电路的输出函数和激励函数表达式；写出电路的输出函数和激励函数表达式；l列出电路次态真值表或次态方程组；列出电路次态真值表或次态方程组；l作出状态表和状态图；作出状态表和状态图；

5、l画出时间图并用文字描述电路的逻辑功能；画出时间图并用文字描述电路的逻辑功能；第6页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑7/32分析实例分析实例 第7页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑8/32分析实例分析实例 第8页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑9/32分析实例分析实例 第9页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1032分析实例分析实例 第10页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1132分析实例分析实例 第11页，共33页，编辑于2022年，星

6、期六数字逻辑 第五章异步时序逻辑1232脉冲异步时序逻辑设计脉冲异步时序逻辑设计l脉冲异步时序电路的设计方法与同步时序电路设计很相似，只是脉冲异步时序电路的设计方法与同步时序电路设计很相似，只是要把各个要把各个CP作为输入信号处理，所以要增加时钟方程和时钟矩作为输入信号处理，所以要增加时钟方程和时钟矩阵。阵。l在脉冲异步时序逻辑电路设计时在脉冲异步时序逻辑电路设计时,主要应注意以下两点：主要应注意以下两点：u由于不允许两个或两个以上输入端同时为由于不允许两个或两个以上输入端同时为1(1(用用1 1表示有脉冲出现表示有脉冲出现)，所，所以形成原始状态图和状态表时，若有多个输入信号，则只需考虑多个

7、输入以形成原始状态图和状态表时，若有多个输入信号，则只需考虑多个输入信号中仅一个为信号中仅一个为1 1的情况。的情况。u由于电路中没有统一的时钟脉冲，因此当存储电路采用带时钟控制由于电路中没有统一的时钟脉冲，因此当存储电路采用带时钟控制端的触发器时，激励函数的时钟端是作为激励函数处理的。端的触发器时，激励函数的时钟端是作为激励函数处理的。第12页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1332设计实例设计实例 第13页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1432设计实例设计实例第14页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时

8、序逻辑1532设计实例设计实例第15页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1632设计实例设计实例第16页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑1732常用中规模异步计数器常用中规模异步计数器 l为了达到多功能的目的，异步计数器往往采用组合结构，即由为了达到多功能的目的，异步计数器往往采用组合结构，即由两个独立的计数器组成。如两个独立的计数器组成。如74LS90由模由模2和模和模5计数器组成，计数器组成，74LS93由模由模2和模和模8计数器组成等。计数器组成等。第17页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑183

9、274LS90异步计数器管脚图异步计数器管脚图第18页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑193274LS90异步计数器功能表异步计数器功能表 第19页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2032知识点知识点l为保证异步时序电路按基本方式工作，对输入信号要加为保证异步时序电路按基本方式工作，对输入信号要加以限制：以限制：u每个输入变化后，要稳定一段时间不变，以保证电路能进入稳每个输入变化后，要稳定一段时间不变，以保证电路能进入稳定状态。定状态。u不允许两个或两个以上的输入信号同时变化。不允许两个或两个以上的输入信号同时变化。第20页，共3

10、3页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2132知识点知识点l异步时序电路可分为脉冲型异步时序电路和电平型异步异步时序电路可分为脉冲型异步时序电路和电平型异步时序电路。时序电路。l脉冲型异步时序电路的输入包含脉冲信号，而电平型异脉冲型异步时序电路的输入包含脉冲信号，而电平型异步时序电路的输入仅由电平信号构成。步时序电路的输入仅由电平信号构成。第21页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2232知识点知识点l脉冲异步时序逻辑的分析步骤：脉冲异步时序逻辑的分析步骤：u写出电路的输出函数和激励函数表达式；写出电路的输出函数和激励函数表达式；u列出电路次态

11、真值表或次态方程组；列出电路次态真值表或次态方程组；u作出状态表和状态图；作出状态表和状态图；u画出时间图并用文字描述电路的逻辑功能；画出时间图并用文字描述电路的逻辑功能；第22页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2332知识点知识点l脉冲异步时序逻辑的设计的一般过程与同步时序逻辑电路设计脉冲异步时序逻辑的设计的一般过程与同步时序逻辑电路设计大体相同。同样分为形成原始状态图和状态表、状态化简、状大体相同。同样分为形成原始状态图和状态表、状态化简、状态编码、确定激励函数和输出函数、画逻辑电路图等步骤。态编码、确定激励函数和输出函数、画逻辑电路图等步骤。第23页，共3

12、3页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2432知识点知识点l为了达到多功能的目的，异步计数器往往采用组合结构，即由为了达到多功能的目的，异步计数器往往采用组合结构，即由两个独立的计数器组成。如两个独立的计数器组成。如74LS90由模由模2和模和模5计数器组成，计数器组成，74LS93由模由模2和模和模8计数器组成等。计数器组成等。第24页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2532精选习题精选习题第25页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2632精选习题精选习题第26页，共33页，编辑于2022年，星期六数字逻辑 第

13、五章异步时序逻辑2732精选习题精选习题第27页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2832精选习题精选习题第28页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑2932精选习题精选习题第29页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑3032精选习题精选习题第30页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑3132精选习题精选习题第31页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑3232精选习题精选习题第32页，共33页，编辑于2022年，星期六数字逻辑 第五章异步时序逻辑3332精选习题精选习题第33页，共33页，编辑于2022年，星期六