第6章组合逻辑电路精选文档.ppt

《第6章组合逻辑电路精选文档.ppt》由会员分享，可在线阅读，更多相关《第6章组合逻辑电路精选文档.ppt（32页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第6章组合逻辑电路本讲稿第一页，共三十二页 6.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 组合逻辑电路是由组合逻辑电路是由基本的逻辑门电路组合基本的逻辑门电路组合而成，而成，其主要特点是其主要特点是:电路在任何时刻的输电路在任何时刻的输出状态只与该时刻的输入状态有关，而与出状态只与该时刻的输入状态有关，而与先前的输入状态无关。先前的输入状态无关。本讲稿第二页，共三十二页 6.1.1 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析，就是组合逻辑电路的分析，就是对给定的组合逻辑电路进行对给定的组合逻辑电路进行逻辑描述，写出它的逻辑关逻辑描述，写出它的逻辑关系表达式以确定该电路

2、的功系表达式以确定该电路的功能，或提出改进方案。能，或提出改进方案。组合逻辑电路的组合逻辑电路的分析的概念分析的概念本讲稿第三页，共三十二页6.1.1 组合逻辑电路的分析组合逻辑电路的分析 （1）根据给定电路的逻辑结构，逐）根据给定电路的逻辑结构，逐级写出每个门电路的输入、输出关系级写出每个门电路的输入、输出关系式，最后得到整个电路的输入、输出式，最后得到整个电路的输入、输出关系式关系式;（2 2）用公式法或卡诺图法化简这个）用公式法或卡诺图法化简这个）用公式法或卡诺图法化简这个）用公式法或卡诺图法化简这个逻辑关系表达式逻辑关系表达式逻辑关系表达式逻辑关系表达式;（3 3）将各种可能的输入状态

3、组合代入简）将各种可能的输入状态组合代入简）将各种可能的输入状态组合代入简）将各种可能的输入状态组合代入简化的表达式中进行逻辑计算，求出真值表化的表达式中进行逻辑计算，求出真值表化的表达式中进行逻辑计算，求出真值表化的表达式中进行逻辑计算，求出真值表;（4 4）根据真值表，确定电路的逻辑）根据真值表，确定电路的逻辑）根据真值表，确定电路的逻辑）根据真值表，确定电路的逻辑功能或改进方案。有时逻辑功能难以用功能或改进方案。有时逻辑功能难以用功能或改进方案。有时逻辑功能难以用功能或改进方案。有时逻辑功能难以用简练的语言描述，此时列出真值表即可。简练的语言描述，此时列出真值表即可。简练的语言描述，此时

4、列出真值表即可。简练的语言描述，此时列出真值表即可。组合逻组合逻组合逻组合逻辑电路辑电路辑电路辑电路分析的分析的分析的分析的一般步一般步一般步一般步骤骤骤骤本讲稿第四页，共三十二页6.1.2 组合逻辑电路的设计组合逻辑电路的设计（1）分析设计要求，设定输入变量和分析设计要求，设定输入变量和输出变量，对它们进行状态赋值（即输出变量，对它们进行状态赋值（即规定输入、输出变量的规定输入、输出变量的0、1 1两种逻辑状两种逻辑状两种逻辑状两种逻辑状态的具体含义）态的具体含义）态的具体含义）态的具体含义）;（2）根据逻辑功能列真值表根据逻辑功能列真值表;（3）根据真值表写出输出函数的最小根据真值表写出输

5、出函数的最小项表达式，用卡诺图法或公式法进行项表达式，用卡诺图法或公式法进行化简，并转换成命题所要求的逻辑函化简，并转换成命题所要求的逻辑函数表达式形式数表达式形式;（4 4）画出与所得表达式相对应的逻辑画出与所得表达式相对应的逻辑画出与所得表达式相对应的逻辑画出与所得表达式相对应的逻辑电路图。电路图。电路图。电路图。组合逻组合逻组合逻组合逻辑电路辑电路辑电路辑电路设计的设计的设计的设计的一般步一般步一般步一般步骤骤骤骤本讲稿第五页，共三十二页6.1.2 组合逻辑电路的设计组合逻辑电路的设计（1 1）状态赋值不同，输入、输出之间的）状态赋值不同，输入、输出之间的）状态赋值不同，输入、输出之间的

6、）状态赋值不同，输入、输出之间的逻辑关系也不同，得到的真值表也不同。逻辑关系也不同，得到的真值表也不同。逻辑关系也不同，得到的真值表也不同。逻辑关系也不同，得到的真值表也不同。（2 2）应从工程实际出发，尽量减少设）应从工程实际出发，尽量减少设）应从工程实际出发，尽量减少设）应从工程实际出发，尽量减少设计电路所需元件的数量和品种。计电路所需元件的数量和品种。计电路所需元件的数量和品种。计电路所需元件的数量和品种。（3 3）提倡尽量采用集成门电路和现有各）提倡尽量采用集成门电路和现有各）提倡尽量采用集成门电路和现有各）提倡尽量采用集成门电路和现有各种通用集成电路进行逻辑设计，用通用集种通用集成电

7、路进行逻辑设计，用通用集种通用集成电路进行逻辑设计，用通用集种通用集成电路进行逻辑设计，用通用集成门电路构成的逻辑电路无论是在可靠性成门电路构成的逻辑电路无论是在可靠性成门电路构成的逻辑电路无论是在可靠性成门电路构成的逻辑电路无论是在可靠性方面，还是在性价比方面都有许多优势。方面，还是在性价比方面都有许多优势。方面，还是在性价比方面都有许多优势。方面，还是在性价比方面都有许多优势。（4 4）由于逻辑函数的表达式不是惟一）由于逻辑函数的表达式不是惟一）由于逻辑函数的表达式不是惟一）由于逻辑函数的表达式不是惟一的，因此，实现同一逻辑功能的电路也的，因此，实现同一逻辑功能的电路也的，因此，实现同一逻

8、辑功能的电路也的，因此，实现同一逻辑功能的电路也是多样的。在成本相同的情况下，应尽是多样的。在成本相同的情况下，应尽是多样的。在成本相同的情况下，应尽是多样的。在成本相同的情况下，应尽量采用较少的芯片。量采用较少的芯片。量采用较少的芯片。量采用较少的芯片。注注注注意意意意本讲稿第六页，共三十二页6.2 编码器和译码器编码器和译码器6.2.1 编码器编码器 在数字系统中，常将在数字系统中，常将在数字系统中，常将在数字系统中，常将具有特定意义的信息（数具有特定意义的信息（数具有特定意义的信息（数具有特定意义的信息（数字或字符）编成若干位代字或字符）编成若干位代字或字符）编成若干位代字或字符）编成若

9、干位代码，这一过程叫编码。实码，这一过程叫编码。实码，这一过程叫编码。实码，这一过程叫编码。实现编码操作的电路叫编码现编码操作的电路叫编码现编码操作的电路叫编码现编码操作的电路叫编码器。器。器。器。编码器框图编码器框图编码器框图编码器框图本讲稿第七页，共三十二页6.2.1 编码器编码器 1.二进制编码器二进制编码器 二进制编码器是将二进制编码器是将2的的m次幂个信号转换成次幂个信号转换成m位二进位二进制代码的电路，制代码的电路，8-3线编码线编码器即三位二进制编码器是器即三位二进制编码器是个普通的编码器，由于个普通的编码器，由于m=3，其功能是对八个输入信，其功能是对八个输入信号进行编码。号进

10、行编码。8-38-3线编码器线编码器线编码器线编码器本讲稿第八页，共三十二页6.2.1 编码器编码器 2.二二-十进制编码器十进制编码器将十进制数将十进制数09转换成二转换成二进制代码的电路，称为二进制代码的电路，称为二-十进制编码器。二十进制编码器。二-十进制十进制代码简称代码简称BCD代码，是以代码，是以二进制代码表示十进制数。二进制代码表示十进制数。8421BCD8421BCD码编码电路码编码电路码编码电路码编码电路本讲稿第九页，共三十二页6.2.1 编码器编码器3.8421BCD码优先编码器码优先编码器 当同时有一个以上的信号输入编码电路时，电路只能对其当同时有一个以上的信号输入编码电

11、路时，电路只能对其当同时有一个以上的信号输入编码电路时，电路只能对其当同时有一个以上的信号输入编码电路时，电路只能对其中一个优先级别最高的信号进行编码，这种编码器称为优中一个优先级别最高的信号进行编码，这种编码器称为优中一个优先级别最高的信号进行编码，这种编码器称为优中一个优先级别最高的信号进行编码，这种编码器称为优先编码器。优先编码器分为二进制优先编码器和先编码器。优先编码器分为二进制优先编码器和先编码器。优先编码器分为二进制优先编码器和先编码器。优先编码器分为二进制优先编码器和8421BCD码（二码（二码（二码（二-十进制）优先编码器。集成编码器多为十进制）优先编码器。集成编码器多为十进制

12、）优先编码器。集成编码器多为十进制）优先编码器。集成编码器多为优先编码器。优先编码器。优先编码器。优先编码器。本讲稿第十页，共三十二页6.2.2 译码器译码器 译码是编码的逆过程，把译码是编码的逆过程，把译码是编码的逆过程，把译码是编码的逆过程，把代码的特定含义代码的特定含义代码的特定含义代码的特定含义“翻译翻译翻译翻译”出来的过程叫做译码，实出来的过程叫做译码，实出来的过程叫做译码，实出来的过程叫做译码，实现译码操作的电路称为译现译码操作的电路称为译现译码操作的电路称为译现译码操作的电路称为译码器。译码器是数字系统码器。译码器是数字系统码器。译码器是数字系统码器。译码器是数字系统和计算机中常

13、用的一种逻和计算机中常用的一种逻和计算机中常用的一种逻和计算机中常用的一种逻辑部件。辑部件。辑部件。辑部件。译码器模型译码器模型本讲稿第十一页，共三十二页6.2.2 译码器译码器1.二进制译码器二进制译码器 二进制译码器是把二进制代码的所有组合状态都二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有翻译出来的电路。如果输入信号有n n位二进制代码，位二进制代码，位二进制代码，位二进制代码，输出信号为输出信号为输出信号为输出信号为mm个，则个，则个，则个，则m=2m=2的的的的n次幂次幂次幂次幂 。二进制译码器的逻。二进制译码器的逻。二进制译码器的逻。二进制译码器的逻辑特点

14、是，若输入为辑特点是，若输入为辑特点是，若输入为辑特点是，若输入为n n个，则输出信号有个，则输出信号有个，则输出信号有个，则输出信号有2 2的的的的n n次幂个，次幂个，次幂个，次幂个，对应每一种输入组合，只有一个输出为对应每一种输入组合，只有一个输出为对应每一种输入组合，只有一个输出为对应每一种输入组合，只有一个输出为1 1，其余全为，其余全为0 0。所以也称这种译码器为。所以也称这种译码器为。所以也称这种译码器为。所以也称这种译码器为n-2n-2的的的的n次幂线译码器。次幂线译码器。次幂线译码器。次幂线译码器。本讲稿第十二页，共三十二页6.2.2 译码器译码器1.二进制译码器二进制译码器

15、4LS138译码器的逻辑电路图译码器的逻辑电路图本讲稿第十三页，共三十二页6.2.2 译码器译码器2.二二十进制译码器十进制译码器 将将将将4 4位二位二位二位二十进制代码（十进制代码（十进制代码（十进制代码（BCDBCD码）翻译成十进制代码码）翻译成十进制代码码）翻译成十进制代码码）翻译成十进制代码0 09的逻辑电路就叫二的逻辑电路就叫二的逻辑电路就叫二的逻辑电路就叫二十进制译码器。它有十进制译码器。它有十进制译码器。它有十进制译码器。它有4 4个地址个地址个地址个地址输入端，输入端，输入端，输入端，1010个输出端，故又叫个输出端，故又叫4-104-10线译码器。在线译码器。在4-10线译

16、码器中，线译码器中，线译码器中，线译码器中，4 4个地址输入有个地址输入有个地址输入有个地址输入有1616个状态组合，其中有个状态组合，其中有个状态组合，其中有个状态组合，其中有6 6个状态组合译码器无对应输出的代码，称这个状态组合译码器无对应输出的代码，称这个状态组合译码器无对应输出的代码，称这个状态组合译码器无对应输出的代码，称这6个状态个状态个状态个状态组合为伪码。输出能拒绝伪码或输入伪码对输出不起组合为伪码。输出能拒绝伪码或输入伪码对输出不起组合为伪码。输出能拒绝伪码或输入伪码对输出不起组合为伪码。输出能拒绝伪码或输入伪码对输出不起作用的译码器也称全译码器。常用的二作用的译码器也称全译

17、码器。常用的二作用的译码器也称全译码器。常用的二作用的译码器也称全译码器。常用的二十进制集成十进制集成十进制集成十进制集成译码器有译码器有译码器有译码器有74LS42、74HC42、T1042T1042、T4042T4042等等等等本讲稿第十四页，共三十二页6.2.2 译码器译码器2.二二十进制译码器十进制译码器4-10线全译码器线全译码器74LS42的逻辑图和图形符号的逻辑图和图形符号本讲稿第十五页，共三十二页6.2.2 译码器译码器 3.七段显示译码器七段显示译码器 4LS47 4LS47、74LS48是七段是七段是七段是七段显示译码器，其输入是显示译码器，其输入是显示译码器，其输入是显示

18、译码器，其输入是BCDBCD码，输出是七段显示码，输出是七段显示码，输出是七段显示码，输出是七段显示器的段码。使用器的段码。使用器的段码。使用器的段码。使用74LS4774LS47的的的的译码驱动电路如图所示。译码驱动电路如图所示。译码驱动电路如图所示。译码驱动电路如图所示。LEDLED七段显示译码器驱动电路逻辑图七段显示译码器驱动电路逻辑图七段显示译码器驱动电路逻辑图七段显示译码器驱动电路逻辑图本讲稿第十六页，共三十二页6.2.2 译码器译码器4.译码器的应用译码器的应用（1 1）地址译码）地址译码）地址译码）地址译码（2）扩展应用）扩展应用（3）实现逻辑函数）实现逻辑函数）实现逻辑函数）实

19、现逻辑函数本讲稿第十七页，共三十二页6.3 数据选择器和数据分配器数据选择器和数据分配器6.3.1 数据选择器数据选择器能够实现从多路数据中选择能够实现从多路数据中选择一路进行传输的电路叫做数一路进行传输的电路叫做数据选择器，简称据选择器，简称MUX，亦称，亦称多路选择器、多路调制器或多路选择器、多路调制器或多路开关。电路为多输入，多路开关。电路为多输入，单输出形式。单输出形式。多路数据选择器的一般结构多路数据选择器的一般结构多路数据选择器的一般结构多路数据选择器的一般结构本讲稿第十八页，共三十二页6.3.1 数据选择器数据选择器1.双四选一数据选择器双四选一数据选择器74LS153本讲稿第十

20、九页，共三十二页6.3.1 数据选择器数据选择器2.八选一数据选择器八选一数据选择器74LS15174LS15174LS151原理原理原理原理逻辑符号及引脚图逻辑符号及引脚图逻辑符号及引脚图逻辑符号及引脚图本讲稿第二十页，共三十二页6.3.1 数据选择器数据选择器 3.数据选择器的应数据选择器的应用用（1）扩展数据通道）扩展数据通道）扩展数据通道）扩展数据通道 （2）实现逻辑函数）实现逻辑函数）实现逻辑函数）实现逻辑函数本讲稿第二十一页，共三十二页6.3.2 数据分配器数据分配器 数据传输过程中，有时需要将数据传输过程中，有时需要将数据传输过程中，有时需要将数据传输过程中，有时需要将数据分配到

21、不同的数据通道上，数据分配到不同的数据通道上，数据分配到不同的数据通道上，数据分配到不同的数据通道上，能完这种功能的电路能完这种功能的电路能完这种功能的电路能完这种功能的电路称为数据称为数据称为数据称为数据分配器，亦称多路分配器、多分配器，亦称多路分配器、多分配器，亦称多路分配器、多分配器，亦称多路分配器、多路调节器，简称路调节器，简称路调节器，简称路调节器，简称DEMUXDEMUX。它的功能与数据选择器相反，它的功能与数据选择器相反，它的功能与数据选择器相反，它的功能与数据选择器相反，其电路为单输入、多输出形式。其电路为单输入、多输出形式。其电路为单输入、多输出形式。其电路为单输入、多输出形

22、式。其功能如同多位开关一样，将其功能如同多位开关一样，将其功能如同多位开关一样，将其功能如同多位开关一样，将输入输入输入输入I送到选择输入指定的通送到选择输入指定的通送到选择输入指定的通送到选择输入指定的通道上。道上。道上。道上。数据分配器示意图数据分配器示意图数据分配器示意图数据分配器示意图本讲稿第二十二页，共三十二页6.3.2 数据分配器数据分配器 74LS13874LS138不仅可不仅可不仅可不仅可以用做以用做以用做以用做3-83-8线译线译线译线译码器，而且还可码器，而且还可码器，而且还可码器，而且还可以用做以用做以用做以用做1-81-8路数路数据分配器据分配器1.1-8路数据分配器路

23、数据分配器74LS13874LS13874LS138用做用做用做用做8 8路数据分配器路数据分配器路数据分配器路数据分配器本讲稿第二十三页，共三十二页6.3.2 数据分配器数据分配器2.数据分配器的应用数据分配器的应用 与数据选择器一起实现与数据选择器一起实现与数据选择器一起实现与数据选择器一起实现多路信号分时传送。在该多路信号分时传送。在该多路信号分时传送。在该多路信号分时传送。在该传输线的两端分别接以数传输线的两端分别接以数传输线的两端分别接以数传输线的两端分别接以数据选择器和数据分配器，据选择器和数据分配器，据选择器和数据分配器，据选择器和数据分配器，利用数据选择器与数据分利用数据选择器

24、与数据分利用数据选择器与数据分利用数据选择器与数据分配器不同的选择转换作用，配器不同的选择转换作用，配器不同的选择转换作用，配器不同的选择转换作用，在相同的地址输入控制下，在相同的地址输入控制下，在相同的地址输入控制下，在相同的地址输入控制下，可以实现在一条传输线路可以实现在一条传输线路可以实现在一条传输线路可以实现在一条传输线路上分时传送多路信号。上分时传送多路信号。上分时传送多路信号。上分时传送多路信号。多路信号分时传送电路多路信号分时传送电路多路信号分时传送电路多路信号分时传送电路本讲稿第二十四页，共三十二页6.4 加法器与数据比较器加法器与数据比较器 6.4.1 加法器加法器 实现多位

25、二进制数加法运算的电路称为加法器。加法实现多位二进制数加法运算的电路称为加法器。加法实现多位二进制数加法运算的电路称为加法器。加法实现多位二进制数加法运算的电路称为加法器。加法器是数字系统中的一种常用逻辑部件，也是计算机运算器器是数字系统中的一种常用逻辑部件，也是计算机运算器器是数字系统中的一种常用逻辑部件，也是计算机运算器器是数字系统中的一种常用逻辑部件，也是计算机运算器的基本单元。它主要由若干位全加器构成。的基本单元。它主要由若干位全加器构成。的基本单元。它主要由若干位全加器构成。的基本单元。它主要由若干位全加器构成。本讲稿第二十五页，共三十二页 6.4.1 加法器加法器1.二进制串行进位

26、加法器二进制串行进位加法器串行进位加法器串行进位加法器串行进位加法器串行进位加法器本讲稿第二十六页，共三十二页6.4.1 加法器加法器 二进制并行加法器二进制并行加法器二进制并行加法器二进制并行加法器74LS28374LS283也叫也叫也叫也叫4 4位超前进位加法器，位超前进位加法器，可完成两个可完成两个4 4位二进制数的位二进制数的位二进制数的位二进制数的加法运算，采用超前进位加法运算，采用超前进位加法运算，采用超前进位加法运算，采用超前进位方式，速度快，适用于高方式，速度快，适用于高方式，速度快，适用于高方式，速度快，适用于高速数字计算机、数据处理速数字计算机、数据处理速数字计算机、数据处

27、理速数字计算机、数据处理及控制系统，为了扩充相及控制系统，为了扩充相及控制系统，为了扩充相及控制系统，为了扩充相加数的位数，可将加数的位数，可将加数的位数，可将加数的位数，可将74LS28374LS283级联起来。级联起来。级联起来。级联起来。两片两片两片两片74LS23874LS238级联级联级联级联 2.二进制并行加法器二进制并行加法器74LS283本讲稿第二十七页，共三十二页6.4.1 加法器加法器3.十进制加法器十进制加法器 8421BCD码十进制加法器完成两个码十进制加法器完成两个码十进制加法器完成两个码十进制加法器完成两个1 1位十进制数相位十进制数相加。可用两块加。可用两块74L

28、S28374LS283加上校正电路构成。两个加上校正电路构成。两个加上校正电路构成。两个加上校正电路构成。两个84218421码码二二十进制数，按二进制规律相加时，若和数小于或十进制数，按二进制规律相加时，若和数小于或十进制数，按二进制规律相加时，若和数小于或十进制数，按二进制规律相加时，若和数小于或等于等于等于等于9 9（即（即（即（即1001），仍是），仍是），仍是），仍是8421码不用校正，若和数等于码不用校正，若和数等于码不用校正，若和数等于码不用校正，若和数等于或大于或大于或大于或大于1010（10101010），必须做），必须做），必须做），必须做+6+6（0110）校正，以恢复到

29、）校正，以恢复到）校正，以恢复到）校正，以恢复到84218421码。码。本讲稿第二十八页，共三十二页6.4.2 数据比较器数据比较器 比较两个数码大小的电路称为数据比较器，简称比较器。比较两个数码大小的电路称为数据比较器，简称比较器。比较两个数码大小的电路称为数据比较器，简称比较器。比较两个数码大小的电路称为数据比较器，简称比较器。参与比较的两个数码可以是二进制数，也可以是参与比较的两个数码可以是二进制数，也可以是参与比较的两个数码可以是二进制数，也可以是参与比较的两个数码可以是二进制数，也可以是BCDBCD码码码码表示的十进制数或其他类数码。表示的十进制数或其他类数码。表示的十进制数或其他类

30、数码。表示的十进制数或其他类数码。1.一位比较器一位比较器 设设设设A A、B B是两个一位二进制数，比较结果为是两个一位二进制数，比较结果为是两个一位二进制数，比较结果为是两个一位二进制数，比较结果为E E，H H，L L。E E表示表示表示表示A=BA=B，H H表示表示表示表示ABAB，L L表示表示表示表示ABAB，E E，H H，L L三者同时只能有一个为三者同时只能有一个为三者同时只能有一个为三者同时只能有一个为1 1。即。即。即。即E E为为为为1 1时，时，时，时，H H和和和和L L为为为为0;H0;H为为为为1 1时，时，时，时，E E和和和和L L为为为为0;L0;L为为

31、为为1 1时，时，时，时，H H和和和和E E为为为为0 0。本讲稿第二十九页，共三十二页6.4.2 数据比较器数据比较器 2.多位比较器多位比较器 多位比较的规则是从高位到低位逐位比较。多位比较的规则是从高位到低位逐位比较。多位比较的规则是从高位到低位逐位比较。多位比较的规则是从高位到低位逐位比较。4 4位比较器位比较器位比较器位比较器74LS5874LS58逻辑图逻辑图逻辑图逻辑图本讲稿第三十页，共三十二页6.4.2 数据比较器数据比较器3.比较器的应用比较器的应用串联方式位扩展串联方式位扩展串联方式位扩展串联方式位扩展并联方式位扩展并联方式位扩展并联方式位扩展并联方式位扩展本讲稿第三十一

32、页，共三十二页 本章小结本章小结 1.1.组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑描组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑描组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑描组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑描述，写出它的逻辑关系表达式以确定该电路的功能，或提出改进述，写出它的逻辑关系表达式以确定该电路的功能，或提出改进述，写出它的逻辑关系表达式以确定该电路的功能，或提出改进述，写出它的逻辑关系表达式以确定该电路的功能，或提出改进方案。方案。方案。方案。2.2.组合逻辑电路的设计是由给定的逻辑功能或逻辑要求，求得实组合逻辑电路的设计是由给定的逻辑

33、功能或逻辑要求，求得实组合逻辑电路的设计是由给定的逻辑功能或逻辑要求，求得实组合逻辑电路的设计是由给定的逻辑功能或逻辑要求，求得实现这个功能或要求的逻辑电路。现这个功能或要求的逻辑电路。现这个功能或要求的逻辑电路。现这个功能或要求的逻辑电路。常用的中规模集成电路常用的中规模集成电路常用的中规模集成电路常用的中规模集成电路:（1 1）编码器编码器编码器编码器（2 2）译码器译码器译码器译码器（3 3）数据选择器数据选择器数据选择器数据选择器（4 4）数据分配器数据分配器数据分配器数据分配器（5 5）加法器加法器加法器加法器（6 6）数据比较器数据比较器数据比较器数据比较器本讲稿第三十二页，共三十二页