数字电子技术第三章自做幻灯片.ppt

《数字电子技术第三章自做幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电子技术第三章自做幻灯片.ppt（117页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术第三章自做第1页，共117页，编辑于2022年，星期六主要内容及学习要求主要内容及学习要求1.熟练掌握小规模组合电路的分析方法和设计方法。熟练掌握小规模组合电路的分析方法和设计方法。2.掌握掌握编码器编码器、译码器译码器、数据选择器数据选择器、数值比较器数值比较器、加法加法器器等常用中规模组合逻辑集成器件的等常用中规模组合逻辑集成器件的基本逻辑功能基本逻辑功能、实现原实现原理理及及应用方法应用方法。熟练掌握利用。熟练掌握利用译码器译码器和和数据选择器实现逻数据选择器实现逻辑函数辑函数的方法。的方法。3.了解竞争冒险的成因及克服方法。了解竞争冒险的成因及克服方法。第2页，共117页，

2、编辑于2022年，星期六 3.1 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法 对于组合逻辑电路，要讨论两个基本问题对于组合逻辑电路，要讨论两个基本问题:组合组合逻辑逻辑电路电路输入输出之间输入输出之间的逻辑关系的逻辑关系电路分析电路分析:电路设计电路设计:实际实际问题问题实际逻辑电路实际逻辑电路第3页，共117页，编辑于2022年，星期六3.1.1 3.1.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1 1组合逻辑电路的特点组合逻辑电路的特点 功能上无记忆：功能上无记忆：现时的输出仅取决于现时的输入现时的输出仅取决于现时的输入 结构上无反馈：结构上无反馈：电路中只有从输入到输

3、出的正向电路中只有从输入到输出的正向通路，无回路。通路，无回路。组合逻辑电路的一般框图：组合逻辑电路的一般框图：Li=f(A1,A2,An)(i=1,2,m)第4页，共117页，编辑于2022年，星期六2组合逻辑电路的分析步骤组合逻辑电路的分析步骤 1)1)、由逻辑图写出各输出端的逻辑表达式；由逻辑图写出各输出端的逻辑表达式；2)2)、化简和变换逻辑表达式；化简和变换逻辑表达式；3)3)、列出真值表；列出真值表；4)4)、根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。第5页，共117页，编辑于2022年，星期六例例3-1 3-1 分析如图所示逻辑电

4、路的功能。分析如图所示逻辑电路的功能。为了写表达式方便，借助中间变量为了写表达式方便，借助中间变量P P。1).1).由逻辑图逐级写出逻辑表达式由逻辑图逐级写出逻辑表达式解：解：第6页，共117页，编辑于2022年，星期六4).4).确定逻辑功能：确定逻辑功能：输入变量输入变量A A、B B、C C三个变量不一致时，电路输出为三个变量不一致时，电路输出为“1”“1”，所以这个电路称为，所以这个电路称为“不一致电路不一致电路”。2).2).化简与变换化简与变换3).3).列写真值表。列写真值表。01111110111011101001110010100000CBA第7页，共117页，编辑于202

5、2年，星期六 2组合逻辑电路的设计方法组合逻辑电路的设计方法 “最小化”电路不一定是“最佳化”电路，必须从经济指标和速度、功耗等多个指标综合考虑，才能设计出最佳电路。工工程程上上的的最最佳佳设设计计，通通常常需需要要用用多多个个指指标标去去衡衡量量，主主要考虑的问题有以下几个方面：要考虑的问题有以下几个方面：所所用用的的逻逻辑辑器器件件数数目目最最少少，器器件件的的种种类类最最少少，且且器器件件之之间的连线最简单。这样的电路称间的连线最简单。这样的电路称“最小化最小化”电路。电路。满满足足速速度度要要求求，应应使使级级数数尽尽量量少少，以以减减少少门门电电路路的的延延迟。迟。功耗小，工作稳定可

6、靠。功耗小，工作稳定可靠。第8页，共117页，编辑于2022年，星期六1）、根据对电路逻辑功能的要求，列出真值表；）、根据对电路逻辑功能的要求，列出真值表；2）、由真值表写出逻辑表达式；）、由真值表写出逻辑表达式；3）、化简和变换逻辑表达式；）、化简和变换逻辑表达式；(代数法和卡诺图法代数法和卡诺图法)4）、画出逻辑图。）、画出逻辑图。组合逻辑电路的设计步骤组合逻辑电路的设计步骤第9页，共117页，编辑于2022年，星期六例例3.1.23.1.2设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。1).1).由设计要求建立该逻辑函数的真值

7、表由设计要求建立该逻辑函数的真值表设：三人的意见为变量设：三人的意见为变量A A、B B、C C，同意为逻辑同意为逻辑“1”“1”；不同意为逻辑；不同意为逻辑“0”“0”。表决结果为函数表决结果为函数L L：通过为逻辑通过为逻辑“1”“1”；没通过为逻辑；没通过为逻辑“0”“0”。列出真值表如右表所示。列出真值表如右表所示。11101000111011101001110010100000CBA解：解：2).2).由真值表写出逻辑表达式：由真值表写出逻辑表达式：该逻辑式不是该逻辑式不是最简最简。第10页，共117页，编辑于2022年，星期六3 3）化简。卡诺图法。）化简。卡诺图法。逻辑函数对应卡

8、诺图，如图所示。最简逻辑函数对应卡诺图，如图所示。最简与与或表达式：或表达式：4 4）画出逻辑图如图）画出逻辑图如图3-43-4，3-5 3-5所示。所示。图图3-3 卡诺图卡诺图如果要求用如果要求用与非门与非门实现该逻辑电路，就应实现该逻辑电路，就应将表达式转换成与非将表达式转换成与非与非表达式：与非表达式：第11页，共117页，编辑于2022年，星期六 例例3.1.33.1.3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其

9、次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。第12页，共117页，编辑于2022年，星期六解：解：1 1）列真值表：）列真值表：输入：有信号输入：有信号“1”“1”；没有；没有“0”“0”。输出：允许通过输出：允许通过“1”“1”；不允许；不允许“0”“0”。2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：输入输出I0 I1 I2L0 L1 L2 0 0 0 1 0 1 0 0 10 0 01 0 00 1 0 0 0 1第13页，共117页，编辑于2022年，星期六3 3）化简。根据要求，将上式转

10、换为与非表达式：）化简。根据要求，将上式转换为与非表达式：4 4）画出逻辑图如图画出逻辑图如图3-63-6所示，可用两片集成与非门所示，可用两片集成与非门74007400来实现。来实现。第14页，共117页，编辑于2022年，星期六例例3-43-4：设计一个将余：设计一个将余3 3码变换成码变换成8421BCD8421BCD码的组合逻辑电路。码的组合逻辑电路。解：解：1 1）根据题目要求，列出真值表如表）根据题目要求，列出真值表如表3-43-4所示。所示。输入（余3码）输出（8421码）A3 A2 A1 A0L3 L2 L1 L00 0 1 10 1 0 00 1 0 10 1 1 00 1

11、1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1表表3-4 余余3码变换成码变换成8421BCD码的真值表码的真值表 第15页，共117页，编辑于2022年，星期六2）化简。）化简。4输出变量卡诺图，如图所示。输出变量卡诺图，如图所示。注意余3码中有6个无关项，应充分利用，使其逻辑函数尽量简单。第16页，共117页，编辑于2022年，星期六输入（余3码）输出（8421码）A3 A2 A1 A0L1 0 0 1 10 1 0 00

12、 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 0 0 1 1 0 0 1 1 0 0 第17页，共117页，编辑于2022年，星期六第18页，共117页，编辑于2022年，星期六化简后得到的逻辑表达式为：化简后得到的逻辑表达式为：第19页，共117页，编辑于2022年，星期六图3-8 余3码变换成8421BCD码的逻辑图3 3）由逻辑表达式画出逻辑图如图）由逻辑表达式画出逻辑图如图3-83-8所示。所示。第20页，共117页，编辑于2022年，星期六组合逻辑电路的分析步骤组合逻辑电路的分析步骤 1)1)、由逻辑图写出各输出端的逻

13、辑表达式；由逻辑图写出各输出端的逻辑表达式；2)2)、化简和变换逻辑表达式；化简和变换逻辑表达式；3)3)、列出真值表；列出真值表；4)4)、根据真值表或逻辑表达式，经分析最后确定其功能。根据真值表或逻辑表达式，经分析最后确定其功能。第21页，共117页，编辑于2022年，星期六1）、根据对电路逻辑功能的要求，列出真值表；）、根据对电路逻辑功能的要求，列出真值表；2）、由真值表写出逻辑表达式；）、由真值表写出逻辑表达式；3）、对逻辑表达式进行化简和变换；）、对逻辑表达式进行化简和变换；(代数法和卡诺图法代数法和卡诺图法)4）、画出逻辑图。）、画出逻辑图。组合逻辑电路的设计步骤组合逻辑电路的设计

14、步骤第22页，共117页，编辑于2022年，星期六 【例例】用门电路设计一个将8421 BCD码转换为余3码的变换电路。解：解：1）分析题意，列真值表。该该电电路路输输入入为为8421 BCD码码，输输出出为为余余3码码，因因此此它它是是一一个个四四输输入入、四四输输出出的的码码制制变变换换电电路路，其其框框图图如如上上图图所所示示。根根据据两两种种BCD码码的的编编码码关关系系，列列出出真真值值表表，如如下下表表所所示示。由由于于8421 BCD码码不不会会出出现现10101111这六种状态，这六种状态，因此把它视为无关项。因此把它视为无关项。第23页，共117页，编辑于2022年，星期六真

15、值表 A B C DE3 E2 E1 E00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 第24页，共117页，编辑于2022年，星期六 2）选择器件，写出输出函数表达式。该电路的化简过程如图(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的

16、数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为 第25页，共117页，编辑于2022年，星期六第26页，共117页，编辑于2022年，星期六3）画逻辑电路。第27页，共117页，编辑于2022年，星期六 3.2 3.2 编码器编码器3.2.13.2.1编码器的基本概念及工作原理编码器的基本概念及工作原理 用文字、符号或数码表示特定对象的过程称为编码编码。在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路就是编码器。按照被编码信号的不同特点和要求，有二进制编码器、二十进制编码器、优先编码器之分。第28页，共117页，编辑于2022年，星期六输 入输 出

17、 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0

18、 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1键控键控8421BCD8421BCD码编码器真值表码编码器真值表例例3-5 3-5：键控：键控8421BCD8421BCD码编码器。码编码器。第29页，共117页，编辑于2022年，星期六由真值表写出逻辑表达式：由真值表写出逻辑表达式：画出逻辑图，如图所示。画出逻辑图，如图所示。第30页，共117页，编辑于2022年，星期六 代表输入的十个十进制数符号09，低电平有效.即某一按键按下，对应的输入信号为0。输出对应的8421码4个输出端GS为控制使能标志，当按下S0S9任意一个键时，GS=1，表示有

19、信号输入；当S0S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码 第31页，共117页，编辑于2022年，星期六3.2.2二进制编码器二进制编码器 用用n位位二二进进制制代代码码对对N=2n个个一一般般信信号号进进行行编编码码的的电电路路，叫叫做做二进制编码器二进制编码器。例如。例如n=3，可以对，可以对8个一般信号进行编码。个一般信号进行编码。这这种种编编码码器器有有一一个个特特点点：任任何何时时刻刻只只允允许许输输入入一一个个有有效效信信号号，不不允允许许同同时时出出现现两两个个或或两两个个以以上上的的有有效效信信号号，因因而而其其输入是一组有约束输入是一组有约

20、束(互相排斥互相排斥)的变量。的变量。现现以以三三位位二二进进制制编编码码器器为为例例，分分析析编编码码器器的的工工作作原原理理。其其功能真值表见表功能真值表见表3-6 3-6，输入为高电平有效。，输入为高电平有效。第32页，共117页，编辑于2022年，星期六表表3-6 编码器真值表编码器真值表输 入输 出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0

21、0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1由真由真值值表写出各表写出各输输出的出的逻辑逻辑表达式表达式为为：第33页，共117页，编辑于2022年，星期六由真由真值值表写出各表写出各输输出的出的逻辑逻辑表达式表达式为为：用用门电门电路路实现逻辑电实现逻辑电路，如路，如图图3-123-12所示。所示。图3-12 3位二进制编码器第34页，共117页，编辑于2022年，星期六图 用或门实现的三位二进制编码器 第35页，共117页，编辑于2022年，星期六 优先编码器优先编码器允许同时输入两个以上的编码信号，允许同时输入两个以上的编码信号，编码器给

22、所有的输入信号规定了优先顺序，当多个输入信编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。号同时出现时，只对其中优先级最高的一个进行编码。优优先编码器常用于优先中断系统和键盘编码。先编码器常用于优先中断系统和键盘编码。3.2.3 优先编码器优先编码器 7414874148是一种常用的是一种常用的8 8线线-3-3线优先编码器。其真线优先编码器。其真值表如表值表如表3-73-7所示，其中所示，其中I I0 0I I7 7为编码输入端，低电平为编码输入端，低电平有效。有效。A A0 0A A2 2为编码输出端，也为低电平有效，即为编码输出端，也为低

23、电平有效，即反反码输出码输出。其他功能：。其他功能：（1 1）EIEI为使能输入端，低电平有效。为使能输入端，低电平有效。（2 2）优先顺序为）优先顺序为I I7 7II0 0，即，即I I7 7的优先级最高，然后是的优先级最高，然后是I I6 6、I I5 5、I I0 0。（3 3）GSGS为编码器的工作标志，低电平有效。为编码器的工作标志，低电平有效。（4 4）EOEO为使能输出端，高电平有效。为使能输出端，高电平有效。第36页，共117页，编辑于2022年，星期六表3-7 74148优先编码器真值表 输 入输 出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS

24、 EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1使能输入端低电平有效使能输出端高电平有效编码器的工作标志，低电平有效第37页，共117页，编辑于2022年，星期六其逻辑图如图3-11所示。图3-11 74148优先编码器的逻辑图第38页，共117页，编辑于2022

25、年，星期六 1编码器的扩展编码器的扩展 集成编码器的输入输出端的数目都是一定集成编码器的输入输出端的数目都是一定的，利用编码器的输入的，利用编码器的输入输出使能端输出使能端EIEO和和优先编码工作标志优先编码工作标志GS，可以扩展编码器的输，可以扩展编码器的输入输出端。入输出端。3.2.4编码器的应用编码器的应用第39页，共117页，编辑于2022年，星期六图图3-12 串行扩展实现的串行扩展实现的16线线4线优先编码器线优先编码器片1的EO 作为电路总的输出使能端；片2的EI 作为电路总的输入使能端，在本电路中接0，处于允许编码状态。片2的EO 接片1的输入使能端EI，控制片1工作。两片的工

26、作标志 GS 相与，作为总的工作标志 GS 端。当片2没有信号输入，即X8X15全为1时，GS2=1（即Y3=1），EO2=0（即EI1=0），片1处于允许编码状态。设此时X5=0，则片1的输出为A2A1A0=010，由于片2输出 A2A1A0=111，所以总输出Y3Y2Y1Y0=1010。当片2有信号输入，EO2=1（即EI1=1），片1处于禁止编码状态。设此时X12=0（即片2 I4=0），则片2的输出为A2A1A0=011，且GS2=0。由于片1输出A2A1A0=111，所以总输出Y3Y2Y1Y0=0011第40页，共117页，编辑于2022年，星期六电路的工作原理为：当片当片2 2没有

27、信号输入，即没有信号输入，即X X8 8X X1515全为全为1 1时，时，GSGS2 2=1=1（即（即Y Y3 3=1=1），），EOEO2 2=0=0（即（即EIEI1 1=0=0），片），片1 1处于允许处于允许编码状态。设此时编码状态。设此时X X5=05=0，则片，则片1 1的输出为的输出为A A2 2A A1 1A A0 0=010010，由于片，由于片2 2输出输出 A A2 2A A1 1A A0 0=111=111，所以总输出，所以总输出Y Y3 3Y Y2 2Y Y1 1Y Y0 0=1010=1010。当片当片2 2有信号输入，有信号输入，EOEO2 2=1=1（即（即

28、EIEI1=11=1），片），片1 1处于禁止编码状态。设此时处于禁止编码状态。设此时X X12=012=0（即片（即片2 2 I I4=04=0），），则片则片2 2的输出为的输出为A A2 2A A1 1A A0 0=011=011，且，且GSGS2 2=0=0。由于片。由于片1 1输输出出A A2 2A A1 1A A0 0=111=111，所以总输出，所以总输出Y Y3 3Y Y2 2Y Y1 1Y Y0 0=0011=0011。第41页，共117页，编辑于2022年，星期六28421 BCD编码器编码器图3-15 74148组成8421BCD编码器 当I9、I8 无输入（即I9、I8

29、均为高电平）时，与非门 G4 的输出 Y3=0，同时使EI=0，允许74148工作，对输入 I0I7 进行编码。如 I5=0，则 A2A1A0=010，经门 G1、G2、G3 处理后，Y2Y1Y0=101，所以总输出 Y3 Y2Y1Y0=0101。这正好是5的8421BCD码。当 I9 或 I8 有输入（低电平）时，与非门 G4 的输出 Y3=1，同时使 EI=1，禁止74148工作，使 A2A1A0=111。如果此时I9=0，总输出 Y3 Y2Y1Y0=1001。如果 I8=0，总输出 Y3 Y2Y1Y0=1000。正好是 9 和 8 的8421 BCD码。第42页，共117页，编辑于202

30、2年，星期六3.3.1译码器的基本概念及工作原理译码器的基本概念及工作原理 3.3 3.3 译码器译码器译码器译码器将输入的某个二进制代码转换成特定的高低电平信号。将输入的某个二进制代码转换成特定的高低电平信号。全译码器全译码器假设译码器有假设译码器有 n个输入信号和个输入信号和 N 个输出信个输出信 号，如果号，如果N=2n，就称为全译码器。，就称为全译码器。常见的全译码器有：常见的全译码器有：24线译码器、线译码器、38线译码器、线译码器、416线译码器等。线译码器等。部分译码器部分译码器如果如果N 2n，称为部分译码器，如二一十进制，称为部分译码器，如二一十进制译码器（也称作译码器（也称

31、作4线线10线译码器）等。线译码器）等。第43页，共117页，编辑于2022年，星期六输 入输 出EI A BY0 Y1 Y2 Y31 0 0 00 0 10 1 00 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0表3-8 2线4线译码器功能表 A、B为地址输入端，A为高位，低电平有效使能端状态信号输出端，低电平有效由表由表3-8可写出各输出函数表达式：可写出各输出函数表达式：第44页，共117页，编辑于2022年，星期六由表由表3-8可写出各输出函数表达式：可写出各输出函数表达式：用门电路实现用门电路实现2线线4线译码器的逻辑电路如图线译码器的逻辑电路如图3-

32、14所示。所示。图3-14 2线4线译码器逻辑图第45页，共117页，编辑于2022年，星期六注注意意：可可以以看看出出，当当EIEI=0=0时时，2 24 4译译码码器器的的输输出出函函数数分分别别为：为：如如果果用用 表表示示i i端端的的输输出出，m mi i表表示示输输入入地地址址变变量量A A、B B的的一一个个最小项，则输出函数可写成最小项，则输出函数可写成 结结论论：译译码码器器的的每每一一个个输输出出函函数数对对应应输输入入变变量量的的一一组组取取值值，当当使使能能端端有有效效(EIEI=0)=0)时时，它它正正好好是是输输入入变变量量最最小小项项的的非非。因因此此变变量量译译

33、码码器器也称为也称为最小项发生最小项发生器。器。第46页，共117页，编辑于2022年，星期六3.3.2 集成译码器集成译码器图3-15 74138集成译码器逻辑图输入端输出端使能输入端第47页，共117页，编辑于2022年，星期六表3-9 3线8线译码器74138功能表 输 入输 出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 0 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1

34、 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0第48页，共117页，编辑于2022年，星期六如果用如果用 表示表示i i端的输出，则输出函数为端的输出，则输出函数为 可可见见，当当使使能能端端有有效效(E E=1)=1)时时，每每个个输输出出函函数数也也正正好好等等于于输输入入变变量量最小项的非。最小项的非。二进制译码器的应用很广，典型的应用有以下几种：

35、二进制译码器的应用很广，典型的应用有以下几种：实现存储系统的地址译码；实现存储系统的地址译码；实现逻辑函数；实现逻辑函数；带使能端的译码器可用作数据分配器或脉冲分配器。带使能端的译码器可用作数据分配器或脉冲分配器。第49页，共117页，编辑于2022年，星期六3.3.3译码器的应用译码器的应用1译码器的扩展译码器的扩展 图3-16 两片74138扩展为4线16线译码器利用译码器的使能端扩展译码器的容量第50页，共117页，编辑于2022年，星期六其其工作原理工作原理为：为：当当E1时，两个译码器都禁止工作，输出全时，两个译码器都禁止工作，输出全1；当当E0时，译码器工作。时，译码器工作。如果如

36、果 A3=0，高位片禁止，低位片工作，输出，高位片禁止，低位片工作，输出Y0Y7由输入二进制代码由输入二进制代码 A2A1A0决定；决定；如果如果 A3=1，低位片禁止，高位片工作，输出，低位片禁止，高位片工作，输出Y8Y15 由输入二进制代由输入二进制代码码 A2A1A0决定。从而实现了决定。从而实现了4线线16线译码器功能。线译码器功能。图3-16 两片74138扩展为4线16线译码器第51页，共117页，编辑于2022年，星期六2实现组合逻辑电路实现组合逻辑电路 由于译码器的每个输出端分别与一个最小项相对应，由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何

37、组合逻辑函数。因此辅以适当的门电路，便可实现任何组合逻辑函数。第52页，共117页，编辑于2022年，星期六例例3.3.1 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数解解：1).将逻辑函数转换成最小项表达式，再转换成与非将逻辑函数转换成最小项表达式，再转换成与非与非形与非形式。式。2)该函数有三个变量，所以选该函数有三个变量，所以选用用3线线8线译码器线译码器74138。用一片。用一片74138加一个与非门就可实现逻辑加一个与非门就可实现逻辑函数函数L，逻辑图如图，逻辑图如图3-17所示。所示。因为译码器输出每一项为最小项的非第53页，共117页，编辑于2022年，星期六例例

38、3.3.2 某组合逻辑电路的真值表如表某组合逻辑电路的真值表如表3-10所示，试用译码器和门所示，试用译码器和门电路设计该逻辑电路。电路设计该逻辑电路。输 入输 出A B CL F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 0解：（解：（1）写出各输出的最小项表）写出各输出的最小项表达式，再转换成与非达式，再转换成与非与非形式。与非形式。第54页，共117页，编辑于2022年，星期六 （2）选用）选用3线线8线译码器线译码器74138。设设A=A2、B=A1、C=A0。将。将L

39、、F、G的逻辑表达式与的逻辑表达式与74138的的输出表达式相比较，有：输出表达式相比较，有：可见可见，用译码器实现，用译码器实现多输出逻辑函数时，多输出逻辑函数时，优点更明显。优点更明显。第55页，共117页，编辑于2022年，星期六3构成数据分配器构成数据分配器 数据分配器数据分配器将一路输入数据根据地址选择码分配给多路数据将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。它的作用与图输出中的某一路输出。它的作用与图3-19所示的单刀多掷开关相似。所示的单刀多掷开关相似。由于译码器和数据分配器的功能非常接近，所以译码器一个由于译码器和数据分配器的功能非常接近，所以译码器一个很重

40、要的应用就是构成数据分配器。很重要的应用就是构成数据分配器。图3-19第56页，共117页，编辑于2022年，星期六例例3.3.3 用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器。数据分配器。解：可用唯一地址译码器实现。用解：可用唯一地址译码器实现。用74138作为数据分配作为数据分配器的逻辑原理图如图器的逻辑原理图如图3-20所示。将所示。将 接低电平，接低电平，作作为使能端，为使能端，和和 作为选择通道地址输入，作为选择通道地址输入，作为数据作为数据输入。例如，当输入。例如，当 ，时，由时，由74138的功能表的功能表（表（表3-9）可得）可得 而其余输出端均为高电平。因此，

41、当地址而其余输出端均为高电平。因此，当地址 时，只有输时，只有输出端出端 得到与输入相同的数据波形。如果我们将得到与输入相同的数据波形。如果我们将 作为数作为数据输入，那么结果将如何哪？据输入，那么结果将如何哪？74138译码器作为数据分配译码器作为数据分配器的功能表如表器的功能表如表3-11所示。所示。第57页，共117页，编辑于2022年，星期六选择通道地址输入思考：思考：如果我们将如果我们将 作为数作为数据输入，那么结果将如何哪？据输入，那么结果将如何哪？例例3.3.3 用译码器设计一个用译码器设计一个“1线线-8线线”数据分配器。数据分配器。第58页，共117页，编辑于2022年，星期

42、六表3-11 数据分配器功能表 地址选择信号输出A2 A1 A00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D=D0D=D1D=D2D=D3D=D4D=D5D=D6D=D7第59页，共117页，编辑于2022年，星期六3.3.4 数字显示译码器数字显示译码器 数字显示器数字显示器能够显示数字、字母或符号的器件。能够显示数字、字母或符号的器件。数字显示译码器数字显示译码器能能把数字量翻译成把数字量翻译成数字显示器所数字显示器所能识别能识别 的信号的信号的译码器。的译码器。常用的数字显示器有多种类型。常用的数字显示器有多种类型。按显示方式分，有按显示方式分，有字

43、型重叠式、点阵式、分段式字型重叠式、点阵式、分段式等。等。按发光物质分，有按发光物质分，有半导体显示器半导体显示器，又称发光二极管，又称发光二极管(LED)显示器、显示器、荧光显示器、液晶显示器、气体放电管显示器荧光显示器、液晶显示器、气体放电管显示器等。等。目前应用最广泛的是由发光二极管构成的七段数字显示器。目前应用最广泛的是由发光二极管构成的七段数字显示器。第60页，共117页，编辑于2022年，星期六1七段数字显示器原理七段数字显示器原理（a）显示器 （b）段组合图图3-21 七段数字显示器及发光段组合图第61页，共117页，编辑于2022年，星期六 按内部连接方式不同，七段数字显示器分

44、为共阴极和共阳按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。如图极两种。如图3-22所示。所示。（a）共阳极接法 （b）共阴极接法图3-22 半导体数字显示器的内部接法 半导体显示器的优点是半导体显示器的优点是工作电压较低工作电压较低（1.53V）、体积小、寿）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大工作电流大，每个字段的工作电流约为每个字段的工作电流约为10mA左右。左右。第62页，共117页，编辑于2022年，星期六2七段显示译码器七段显示译码器7448 七段显示译码器七段显示译码器7448是一种与共阴极

45、数字显示器配合使是一种与共阴极数字显示器配合使用的集成译码器，如图用的集成译码器，如图3-23所示，它的功能是将输入的所示，它的功能是将输入的4位二位二进制代码转换成显示器所需要的七个段信号进制代码转换成显示器所需要的七个段信号ag。图3-23 七段显示译码器7448译码输出端试灯输入端灭零输入端特殊控制端第63页，共117页，编辑于2022年，星期六功能（输入）输入输入/输出输出显示字形 LT RBIA3 A2 A1 A0BI/RBOa b c d e f g0123456789101112131415灭灯灭零试灯1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 0

46、 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 11111111111111110011 1 1 1 1 1 0 0 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 1 0 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 1 1 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 1 0

47、 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1正常译码显示。正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制码（的二进制码（00011111）进）进行译码，产生对应的七段显示码。行译码，产生对应的七段显示码。当输入当输入RBI=0，而输入为，而输入为0的二进制码的二进制码0000时，则译码器的时，则译码器的ag输出全输出全0，使显示器全，使显示器全灭；只有当灭；只有当RBI=1时，才产生时，才产生0的七段显示码。所以

48、的七段显示码。所以RBI称为灭零输入端。称为灭零输入端。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。称为试灯输入端。第64页，共117页，编辑于2022年，星期六其功能为：其功能为：（1）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二进制码（的二进制码（00011111）进行译码，产生对应的七段显示）进行译码，产生对应的七段显示码。码。（2）灭零。当输入）灭零。当输入RBI=0，而输入为

49、，而输入为0的二进制码的二进制码0000时，则时，则译码器的译码器的ag输出全输出全0，使显示器全灭；只有当，使显示器全灭；只有当RBI=1时，时，才产生才产生0的七段显示码。所以的七段显示码。所以RBI称为灭零输入端。称为灭零输入端。（3）试灯。当）试灯。当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七，数码管七段全亮。由此可以检测显示器七个发光段的好坏。段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯称为试灯输入端。输入端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输可以作输入端，也可以作输出端。出端。第65页，共117页

50、，编辑于2022年，星期六作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显示器全灭。因此，显示器全灭。因此BI称为灭灯输入端。称为灭灯输入端。作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭又称为灭零输出端。零输出端。将将 BI/RBO 和和 RBI 配合使用，可以实现多位数显示时的配合使用，可以实现多位数显示时的“无效无效 0 消隐消隐”功能。功能。在多位