数字逻辑第三章幻灯片.ppt

《数字逻辑第三章幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字逻辑第三章幻灯片.ppt（121页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字逻辑第三章第1页，共121页，编辑于2022年，星期六逻辑电路逻辑电路 数字系统是由具有各种功能的逻辑部件数字系统是由具有各种功能的逻辑部件组成的，这些逻辑部件按其结构可分为组成的，这些逻辑部件按其结构可分为组合逻辑电路组合逻辑电路和和时序逻辑电路时序逻辑电路两大类型。两大类型。第2页，共121页，编辑于2022年，星期六组合逻辑电路的分析与设计组合逻辑电路的分析与设计Combinational Logic Circuit Analysis&Design逻辑电路的分类：逻辑电路的分类：组合逻辑电路组合逻辑电路 Combinational Logic Circuit 时序逻辑电路时序逻辑电路

2、 Sequential Logic Circuits组合逻辑电路的特点：电路输出仅取决于当时的输入，组合逻辑电路的特点：电路输出仅取决于当时的输入，而与过去的输入情况无关。而与过去的输入情况无关。时序逻辑电路的特点：电路输出不仅取决于当时的输入，时序逻辑电路的特点：电路输出不仅取决于当时的输入，而且也与过去的输入情况有关，而且也与过去的输入情况有关，即与过去的电路状态有关。即与过去的电路状态有关。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第3页，共121页，编辑于2022年，星期六n由各种门电路组合而成且无由各种门电路组合而成且无反馈的反馈的逻辑电路，称为组合逻辑电路，逻辑电路，

3、称为组合逻辑电路，简称组合逻辑。简称组合逻辑。n组合逻辑电路在结构上不存在组合逻辑电路在结构上不存在输入与输出的的反馈通路输入与输出的的反馈通路，因此输出状态不影响输入状态因此输出状态不影响输入状态n特点：电路任一时刻的输出状态只取决于该时刻的各种输入状特点：电路任一时刻的输出状态只取决于该时刻的各种输入状态的组合，而与电路原来的状态无关态的组合，而与电路原来的状态无关n组合逻辑电路中没有记忆单元，没有反馈通路组合逻辑电路中没有记忆单元，没有反馈通路组合逻辑简介组合逻辑简介第4页，共121页，编辑于2022年，星期六3.1.2 组合逻辑电路分析组合逻辑电路分析Combinational Log

4、ic Circuit Analysis电路分析的目的：电路分析的目的：根据给定电路，分析该电路输出与输入之间的逻辑关系，得出电路的逻辑功根据给定电路，分析该电路输出与输入之间的逻辑关系，得出电路的逻辑功能的描述，进而评估此电路的性能，还可进一步改进电路。能的描述，进而评估此电路的性能，还可进一步改进电路。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 组合逻辑电路分析一般步骤是：组合逻辑电路分析一般步骤是：阅读给出的组合逻辑电路图。阅读给出的组合逻辑电路图。按各种基本门的逻辑功能，列写逻辑函数表达式。按各种基本门的逻辑功能，列写逻辑函数表达式。通过化简得到最简的逻辑函数表达式，并列出真

5、值表。通过化简得到最简的逻辑函数表达式，并列出真值表。根据逻辑表达式和真值表，指出电路的逻辑功能。根据逻辑表达式和真值表，指出电路的逻辑功能。做出对逻辑电路图的评价和改进。做出对逻辑电路图的评价和改进。第5页，共121页，编辑于2022年，星期六组合逻辑电路的分析方法组合逻辑电路的分析方法1、穷举法（真值表法）、穷举法（真值表法）:列出列出n个输入变量的所有个输入变量的所有 2n 个输入组合，根据每个组合决定所有的门输出，个输入组合，根据每个组合决定所有的门输出，推导出整个电路的输出。推导出整个电路的输出。穷举法的结果是真值表。穷举法的结果是真值表。2、逻辑代数法、逻辑代数法 根据电路逐级写出

6、各门的输出表达式，直至写出根据电路逐级写出各门的输出表达式，直至写出整个电路的输出逻辑表达式。整个电路的输出逻辑表达式。3、利用摩根定律分析、利用摩根定律分析数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第6页，共121页，编辑于2022年，星期六组合逻辑电路分析举例组合逻辑电路分析举例 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 ABF000011101110 根根据据函函数数表表达达式式和和真真值值表表可可知知逻逻辑辑图图的的功功能能相相当当于于一一个个异异或或门门，如如果果A、B相同，则相同，则F输出为输出为0；A、B不相同时，则不相同时，则F输出为输出为1。【例例

7、1】分析下图所示的逻辑电路图，写出逻辑表达式、真值表并说明其逻辑功能。分析下图所示的逻辑电路图，写出逻辑表达式、真值表并说明其逻辑功能。解：根据逻辑图写出输出逻辑函数表达式：解：根据逻辑图写出输出逻辑函数表达式：第7页，共121页，编辑于2022年，星期六数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 分析下图所示的逻辑电路图，写出逻辑表达式、真值表并说明其逻辑功能。分析下图所示的逻辑电路图，写出逻辑表达式、真值表并说明其逻辑功能。第8页，共121页，编辑于2022年，星期六组合逻辑电路分析举例组合逻辑电路分析举例 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例2 2】

8、试分析下图所示的组合逻辑电路图。试分析下图所示的组合逻辑电路图。解：根据逻辑图写出输出两个逻辑函数表达式：解：根据逻辑图写出输出两个逻辑函数表达式：H=H=J=ABJ=AB根据逻辑函数表达式，列出真值表如表根据逻辑函数表达式，列出真值表如表3-23-2所示。所示。对逻辑图和真值表进行分析和总结，得到对逻辑图和真值表进行分析和总结，得到A A，B B是二进制数是二进制数据输入，据输入，h h是半加和，是半加和，j j是进位，因此该电路称为半加器。是进位，因此该电路称为半加器。表3-2真值表ABhj0000011010101101第9页，共121页，编辑于2022年，星期六组合逻辑电路分析举例组合

9、逻辑电路分析举例 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 表3-2真值表例例【3】分析下图所示的电路的逻辑功能。分析下图所示的电路的逻辑功能。解：根据逻辑电路图写出输出逻辑表达式：解：根据逻辑电路图写出输出逻辑表达式：ABCF00010011010101101001101011001110通过对真值表的分析可以看出，当通过对真值表的分析可以看出，当A，B，C三个输入三个输入变量超过一半为变量超过一半为“0”时，电路输出时，电路输出F为为“1”第10页，共121页，编辑于2022年，星期六3.1.33.1.3组合逻辑电路分析中应该注意的问题组合逻辑电路分析中应该注意的问题 n组合

10、逻辑电路分析中应该注意的问题包括：组合逻辑电路分析中应该注意的问题包括：n1.充分利用各种分析方法，以达到能快速解决问题的目的。充分利用各种分析方法，以达到能快速解决问题的目的。n2.熟悉基本的逻辑符号及其表达式。熟悉基本的逻辑符号及其表达式。n3.正正确确熟熟练练运运用用公公式式法法或或卡卡诺诺图图法法化化简简，防防止止化化简简过过程程中中出出现现不不必必要要的的错误。错误。n4.化化简简完完成成得得到到最最简简的的函函数数表表达达式式后后，应应该该应应用用几几组组不不同同的的输输入入数数据来加以验证。据来加以验证。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第11页，共121页

11、，编辑于2022年，星期六3.2 组合电路设计组合电路设计 Combinational Logic Circuit Design目的：目的：是根据设计问题的文字描述要求，分析其逻辑关系，实是根据设计问题的文字描述要求，分析其逻辑关系，实现其逻辑功能，最后画出实现逻辑功能的逻辑电路图。现其逻辑功能，最后画出实现逻辑功能的逻辑电路图。要求：要求：电路用最少的逻辑门（集成块）、最少的输入端数、最少的电电路用最少的逻辑门（集成块）、最少的输入端数、最少的电路级数。路级数。（公式化简、卡诺图化简和逻辑函数变换）（公式化简、卡诺图化简和逻辑函数变换）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社

12、第12页，共121页，编辑于2022年，星期六3.2.13.2.1组合逻辑电路的设计一般步骤是：组合逻辑电路的设计一般步骤是：n根据逻辑实际问题分析，确定输入和输出变量，并规定其状态表示法。根据逻辑实际问题分析，确定输入和输出变量，并规定其状态表示法。n根据给定关系列出逻辑真值表，由真值表写出逻辑函数最小项的表达式。根据给定关系列出逻辑真值表，由真值表写出逻辑函数最小项的表达式。n逻辑函数的化简和变换，考虑实际工程问题，选定所用器件类型。逻辑函数的化简和变换，考虑实际工程问题，选定所用器件类型。n按要求画出逻辑图。按要求画出逻辑图。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第13

13、页，共121页，编辑于2022年，星期六一、逻辑问题描述一、逻辑问题描述真值表真值表逻辑表达式逻辑表达式根据逻辑问题的描述写出逻辑表达式根据逻辑问题的描述写出逻辑表达式(最关健最关健,也是难点也是难点)二、逻辑问题描述二、逻辑问题描述简化真值表简化真值表逻辑表达式逻辑表达式三、逻辑问题描述三、逻辑问题描述逻辑表达式或逻辑图逻辑表达式或逻辑图数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 以上是最常见的三种分析设计方法以上是最常见的三种分析设计方法 第14页，共121页，编辑于2022年，星期六组合逻辑电路设计举例组合逻辑电路设计举例 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版

14、社 例例：设设计计一一个个3人人表表决决电电路路。参参加加表表决决者者3个个，同同意意为为1，不不同同意意为为0；同同意意者者过过半半则则表表决决通通过过，表表决决结结果果通过显示灯显示。通过显示灯显示。解解：设设3个个人人分分别别是是A，B，C，表表决决结结果果用用1盏盏灯灯F显显示示，F为为1表表示示灯灯亮亮，F为为0表表示示 灯灯不不亮亮。列真值表如下：列真值表如下：根据真值表得到布尔表达式为：根据真值表得到布尔表达式为：化简结果化简结果1为：为：F=C(A B)+AB逻辑电路图如下：逻辑电路图如下：第15页，共121页，编辑于2022年，星期六解法二：解法二：解：设解：设3个人分别是个

15、人分别是A，B，C，表决结果用，表决结果用1盏灯盏灯F显示，显示，F 为为1表示灯表示灯亮，亮，F为为0表示灯不亮。表示灯不亮。列真值表如下：列真值表如下：根据真值表得到布尔表达式为：根据真值表得到布尔表达式为：化简后结果为：化简后结果为：F=AB+BC+AC根据化简后的布尔表达式可得设计图为：根据化简后的布尔表达式可得设计图为：第16页，共121页，编辑于2022年，星期六组合逻辑电路设计举例（续）组合逻辑电路设计举例（续）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 例例：设设计计一一个个3人人表表决决电电路路。参参加加表表决决者者3个个，同同意意为为1，不不同同意意为为0；同同

16、意意者者过过半半则则表表决决通通过过，表表决决结结果果通通过显示灯表示。过显示灯表示。解：设解：设3个人分别是个人分别是A，B，C，表决结果为，表决结果为F1=1(绿灯亮表示通过绿灯亮表示通过)，F2=1(红灯亮表示不通过红灯亮表示不通过)列真值表如下：列真值表如下：化简后结果为：化简后结果为：F1=AB+AC+BC F2=AB+AC+BCABCF1F20000100101010010111010001101101101011110第17页，共121页，编辑于2022年，星期六分别得到分别得到F1和和F2的设计电路图为：的设计电路图为：最后得到总的设计电路图最后得到总的设计电路图为：为：数字逻

17、辑数字逻辑 华南理工大学出版社华南理工大学出版社 第18页，共121页，编辑于2022年，星期六数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 通过再次对真值表的分析可以看出，通过再次对真值表的分析可以看出，F1与与F2刚好是两个相反刚好是两个相反的状态，即：的状态，即：F2=F1，所以我们只需在，所以我们只需在F1的输出端加一的输出端加一个反相器即可得到个反相器即可得到F2的输出结果：的输出结果：第19页，共121页，编辑于2022年，星期六数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 练习：练习：实现一个实现一个3人裁判表决器，其中人裁判表决器，其中1名主裁判，两名副裁判

18、名主裁判，两名副裁判.解：裁判规则为：只有主裁判表决通过，至少一名副裁判解：裁判规则为：只有主裁判表决通过，至少一名副裁判也表决通过的情况下才表决通过，通过红灯亮起（也表决通过的情况下才表决通过，通过红灯亮起（F1=1），），不通过绿灯亮起（不通过绿灯亮起（F2=1）第20页，共121页，编辑于2022年，星期六例：例：设计一个组合逻辑电路，其输入为设计一个组合逻辑电路，其输入为4为二进制数，要求当为二进制数，要求当输入的二进制数为质数时给出指示。输入的二进制数为质数时给出指示。分析：分析：根据题意可知输入变量为根据题意可知输入变量为4个，我们用个，我们用ABCD来代表输入的二进制数，来代表输

19、入的二进制数，A为最高有效位，为最高有效位，D为最低有效位。我们将输出端接到一盏指示灯为最低有效位。我们将输出端接到一盏指示灯F上，当输入为质数时，上，当输入为质数时，指示灯亮（指示灯亮（F=1），输入为非质数时，指示灯不亮（），输入为非质数时，指示灯不亮（F=0）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 四位二进制数能表示的整数为四位二进制数能表示的整数为015，其中质数包括，其中质数包括2、3、5、7、11、13，据此可得到真值表如，据此可得到真值表如右图：右图：由真值表可得逻辑表达式为：由真值表可得逻辑表达式为：ABCDF0000 000010001010011101000

20、0101101100011111000010010101001011111000110111110011110F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD第21页，共121页，编辑于2022年，星期六经卡诺图化简后的结果为：经卡诺图化简后的结果为：F=BCD+ABD+ABC+BCD用与或非门实现电路图为：用与或非门实现电路图为：第22页，共121页，编辑于2022年，星期六组合逻辑设计（简化真值表）组合逻辑设计（简化真值表）X=x1x2，Y=y1y2是两个二进制正整数，写出是两个二进制正整数，写出XY的逻辑表达式。的逻辑表达式。数字逻辑数字逻辑 华南理工大学出版社华南理工大学

21、出版社 第23页，共121页，编辑于2022年，星期六设计一个监视交通信号灯工作状态的逻辑电路设计一个监视交通信号灯工作状态的逻辑电路分析：分析：信号灯分为红（信号灯分为红（R）、绿（）、绿（G）、黄（）、黄（Y）三种颜色）三种颜色任何时刻都只能有一盏灯亮任何时刻都只能有一盏灯亮没有信号灯亮，发出故障信号没有信号灯亮，发出故障信号两盏或两盏以上的信号灯在同一时刻亮，发出故障信号两盏或两盏以上的信号灯在同一时刻亮，发出故障信号我们假设信号灯亮为我们假设信号灯亮为1，不亮为，不亮为0，发出故障信号时，发出故障信号时，F=1数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第24页，共121页

22、，编辑于2022年，星期六RYGF00010010010001111000101111011111数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第25页，共121页，编辑于2022年，星期六组合逻辑电路设计举例（续）组合逻辑电路设计举例（续）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例5】某工厂有三个车间，每个车间各有某工厂有三个车间，每个车间各有1kW电力。这三个车间有两台发电机组供电，一电力。这三个车间有两台发电机组供电，一台是台是1kW，另一台是，另一台是2kW。三个车间经常不同时工作，有时共有。三个车间经常不同时工作，有时共有1个车间工作，个车间工作，有时两

23、个或三个车间同时工作。为了节省能源又能保证电力供应，请设计一个有时两个或三个车间同时工作。为了节省能源又能保证电力供应，请设计一个逻辑电路，能自动完成供电分配任务。逻辑电路，能自动完成供电分配任务。第26页，共121页，编辑于2022年，星期六组合逻辑电路设计举例（续）组合逻辑电路设计举例（续）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 ABCF1F20000000110010100110110010101011100111111由真值表可得输出逻辑表达式，并化简：由真值表可得输出逻辑表达式，并化简：【例例5】解：根据给定的逻辑要求列出真值表。设三个车间为解：根据给定的逻辑要求列出

24、真值表。设三个车间为A、B、C，工作时为，工作时为1，不工作时为，不工作时为0。1KW的发电机组为的发电机组为F1，2KW的发电机组为的发电机组为F2，启动发电为，启动发电为1，不启动发电为，不启动发电为0。故。故真值表如下表所示：真值表如下表所示：第27页，共121页，编辑于2022年，星期六例：设计一个例：设计一个4位二进制代码和格雷码的相互转换器位二进制代码和格雷码的相互转换器二进制代码二进制代码 格雷码格雷码格雷码格雷码 二进制代码二进制代码第28页，共121页，编辑于2022年，星期六格雷码格雷码 二进制代码二进制代码第29页，共121页，编辑于2022年，星期六3.2.2 逻辑函数

25、或逻辑电路的变换逻辑函数或逻辑电路的变换 为了提高电路的速度，提高器件的利用率，从而为了提高电路的速度，提高器件的利用率，从而减少减少IC的数量、也减少外部的连接线和提高电路的可的数量、也减少外部的连接线和提高电路的可靠性，需要对从逻辑表达式直接画出的逻辑电路图进靠性，需要对从逻辑表达式直接画出的逻辑电路图进行变换，尽可能使其用同一类型的输出端带非的门来行变换，尽可能使其用同一类型的输出端带非的门来实现。实现。一、一、“与与或或”电路变换为电路变换为“与非与非与非与非”电路电路二、二、“或或与与”电路变换为电路变换为“或非或非或非或非”电路电路三、三、“与与或或”电路变换为电路变换为“与或非与

26、或非”电路电路四、减少集成块的数量四、减少集成块的数量 Reduce the Numbers of IC数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第30页，共121页，编辑于2022年，星期六与非门、或非门作为通用元件与非门、或非门作为通用元件 n一个逻辑函数，可以用一个逻辑函数，可以用“与非门与非门”实现，可以用实现，可以用“或非门或非门”实现，也可以用实现，也可以用“与与或非门或非门”实现。实现。n但我们要考虑的是：但我们要考虑的是：n你手头有什么逻辑器件？你手头有什么逻辑器件？n设计中以节省器件为目标，还是提高工作速度为目标？设计中以节省器件为目标，还是提高工作速度为目标？

27、n特别是要考虑信号经过门的级数越多，传输延迟时间就越长。特别是要考虑信号经过门的级数越多，传输延迟时间就越长。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第31页，共121页，编辑于2022年，星期六组合逻辑电路的等价变换组合逻辑电路的等价变换狄摩根定律的应用：狄摩根定律的应用：数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第32页，共121页，编辑于2022年，星期六与非门作为通用元件与非门作为通用元件 一个与非门用作非门一个与非门用作非门两个与非门用作与门两个与非门用作与门三个与非门用作或门三个与非门用作或门思考：如何思考：如何用与非门实现用与非门实现F=A+B?数字

28、逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第33页，共121页，编辑于2022年，星期六或非门作为通用元件或非门作为通用元件 一个或非门用作非门一个或非门用作非门两个或非门用作或门两个或非门用作或门三个或非门用作与门三个或非门用作与门思考：思考：如何用或非门实现如何用或非门实现数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第34页，共121页，编辑于2022年，星期六利用与非门、或非门进行等价变换利用与非门、或非门进行等价变换中间输出与输入带两个小圆圈符号中间输出与输入带两个小圆圈符号，两个连续的小圆圈符号可以直接去掉，两个连续的小圆圈符号可以直接去掉，逻辑运算速度会快两倍

29、逻辑运算速度会快两倍数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第35页，共121页，编辑于2022年，星期六逻辑函数的逻辑函数的“与或非与或非”门实现门实现用与或非门实现函数用与或非门实现函数 方法：方法：用公式：用公式：很明显右图的处理数度快很明显右图的处理数度快数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第36页，共121页，编辑于2022年，星期六变换举例（与或变换举例（与或-与非）与非）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例7】用与非门实现逻辑函数用与非门实现逻辑函数 。解：解：对对F进行两次求反可得进行两次求反可得 对对 进行三次求反

30、可得进行三次求反可得 由逻辑图可知，由逻辑图可知，当原函数较简单时，采用当原函数较简单时，采用F F两次求反可节省门电路，两次求反可节省门电路，提高了电路的传输速度；提高了电路的传输速度；当反函数较简单时，采用对当反函数较简单时，采用对 三次求反可节省门电路。三次求反可节省门电路。第37页，共121页，编辑于2022年，星期六变换举例（与或变换举例（与或-或非）续或非）续 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例8】用或非门实现函数用或非门实现函数 解：先求出解：先求出F的对偶函数的对偶函数 的最简与或表达式：的最简与或表达式：再将再将 的最简与或表达式变换为与非的最简与

31、或表达式变换为与非与非表达式：与非表达式：对对 求对偶，则得求对偶，则得 画出逻辑图画出逻辑图 第38页，共121页，编辑于2022年，星期六3.33.3实际设计中的问题实际设计中的问题 n实际设计中遇到的问题有时是非常复杂的实际设计中遇到的问题有时是非常复杂的。1.变量互相约束。变量互相约束。2.一组输入变量，要求有多个输出。一组输入变量，要求有多个输出。3.3.实际电路中，有时只有原变量而不提供反变量。实际电路中，有时只有原变量而不提供反变量。4.4.如何化简逻辑电路，使得逻辑电路设计简单合理。如何化简逻辑电路，使得逻辑电路设计简单合理。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版

32、社 第39页，共121页，编辑于2022年，星期六3.3.1 包含无关最小项的逻辑化简包含无关最小项的逻辑化简 n在某些实际问题中，一个在某些实际问题中，一个n变量的逻辑函数并不是与变量的逻辑函数并不是与2n个最小项都有关，而仅与其中一部个最小项都有关，而仅与其中一部分有关，与另一部分则无关。分有关，与另一部分则无关。n无关最小项发生在以下两种情况：无关最小项发生在以下两种情况：有的实际问题中，加在逻辑电路上的输入变量的某些组合是不可能出现的。有的实际问题中，加在逻辑电路上的输入变量的某些组合是不可能出现的。有的问题中，虽然输入变量的有的问题中，虽然输入变量的2n个组合均可能出现，但是实际关心

33、的只是某些个组合均可能出现，但是实际关心的只是某些输入组合时的输出情况（输入组合时的输出情况（0或或1），而其余输入组合时的输出是什么并不关心。），而其余输入组合时的输出是什么并不关心。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第40页，共121页，编辑于2022年，星期六包含无关最小项的逻辑化简举例包含无关最小项的逻辑化简举例 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例10】设设计计一一个个一一位位十十进进制制数数的的数数值值范范围围指指示示器器，输输入入A，B，C，D按按8421编编码码方方式，即式，即X=8A+4B+2C+D，要求当，要求当X5时，输出时

34、，输出F=1，否则，否则F=0，求，求F的最简与或式。的最简与或式。解：根据题意，由于一位十制数只有解：根据题意，由于一位十制数只有0至至9十个数。按十个数。按8421制编码只有制编码只有0000，0001，至，至1001等十种输入组合出现，其余的等十种输入组合出现，其余的1010，1011，1100，1101，1110，1111六种组合六种组合不可能出现。因此列出真值表如图不可能出现。因此列出真值表如图3-10（a）所示，并写出函数式如下：）所示，并写出函数式如下：画出卡诺图，如图画出卡诺图，如图3-10（b）所示。将）所示。将无关项考虑进去，得到最简的与或式：无关项考虑进去，得到最简的与或

35、式：F=A+BD+BC如果不包含无关项，则可得到：如果不包含无关项，则可得到：第41页，共121页，编辑于2022年，星期六无关项的使用规则：“有用则用”无关项是有用则用。即无关项可变无关项是有用则用。即无关项可变1 1，也可变，也可变0 0来使用。来使用。【例例11】试化简含无关项逻辑函数试化简含无关项逻辑函数 首首先先画画出出函函数数的的卡卡诺诺图图如如图图3-11（a）所所示示，对对于于函函数数内内的的最最小小项项填填1，对对于于无无关关项项填填X X。之之后后按按卡卡诺诺图图圈圈合合方方法法进进行行，对对于于无无关关项项是是有有用用则则用用。即即无无关关项项可可变变1 1，也也可可变变

36、0 0来来使使用用。如如图图3-113-11（b b）所所示。由卡诺图得到唯一的最简化的解：示。由卡诺图得到唯一的最简化的解：F=BD+F=BD+D+A C数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第42页，共121页，编辑于2022年，星期六3.3.2 具有多个输出的组合逻辑化简具有多个输出的组合逻辑化简 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 【例例12】画出它们的卡诺图如图画出它们的卡诺图如图3-12（a）和（）和（b）所示，并分别求解，得到：）所示，并分别求解，得到：F=+AB G=C+AB 观察卡诺图，看到在两个卡诺图上圈了相同的项观察卡诺图，看到在两个

37、卡诺图上圈了相同的项AB（红线部分）。因此，可以构建如图（红线部分）。因此，可以构建如图3-12（c）的电路图，而不是图）的电路图，而不是图3-12（d）的电路图。）的电路图。第43页，共121页，编辑于2022年，星期六3.3.3 无输入反变量函数的化简无输入反变量函数的化简 n为了减少信号输入的端数或电路设计本身的限制为了减少信号输入的端数或电路设计本身的限制。n对于用与非门消除输入反变量，通常可采用下列的方法：对于用与非门消除输入反变量，通常可采用下列的方法：n代数法化简代数法化简 套用公式（摩根定律）套用公式（摩根定律）代替因子法代替因子法n图解法化简图解法化简数字逻辑数字逻辑 华南理

38、工大学出版社华南理工大学出版社 【例例15】解：通过公式得：解：通过公式得：第44页，共121页，编辑于2022年，星期六续上（代替因子法）数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 代替因子法也是用以消除反变量输入的方法。所谓代替因子法是，在一个乘积项中，原代替因子法也是用以消除反变量输入的方法。所谓代替因子法是，在一个乘积项中，原变量部分叫变量部分叫头部头部，反变量部分叫，反变量部分叫尾部尾部；头部的每个变量叫；头部的每个变量叫头部因子头部因子，尾部的每个变量叫，尾部的每个变量叫尾部因子尾部因子。把头部因子的各种组合插入其尾部因子的非号内，可以构成一个把头部因子的各种组合插入其

39、尾部因子的非号内，可以构成一个“代替因子代替因子”，代替因子代替相应的尾部因子，代替因子代替相应的尾部因子所得的乘积项与原乘积项相等。所得的乘积项与原乘积项相等。【例例16】是一个乘积项是一个乘积项头部因子各组合是头部因子各组合是A、B、AB；尾部因子是；尾部因子是 ；代替因子有；代替因子有故有故有代替因子法常用在代数运算过程最后消除输入反变量。代替因子法常用在代数运算过程最后消除输入反变量。第45页，共121页，编辑于2022年，星期六数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 练习：设计一个练习：设计一个1位二进制数比较器。要求用数目最少的位二进制数比较器。要求用数目最少的下面

40、提供的元器件完成设计下面提供的元器件完成设计方案方案a)、与非门和异或门、与非门和异或门方案方案b)、与非门、与非门第46页，共121页，编辑于2022年，星期六组合逻辑中的竞争冒险组合逻辑中的竞争冒险n前面讨论组合逻辑电路时，都是假定输入和输出信号已处前面讨论组合逻辑电路时，都是假定输入和输出信号已处于稳定状态下来分析的于稳定状态下来分析的 n在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端化时，输出端可能可能产生产生过渡干扰脉冲过渡干扰脉冲的现象称为的现象称为竞争冒险竞争冒险。数字逻辑数字逻辑 华南理工大学出版社华

41、南理工大学出版社 第47页，共121页，编辑于2022年，星期六竞争冒险竞争冒险数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第48页，共121页，编辑于2022年，星期六竞争冒险竞争冒险我们把这种两个互补信号同时向我们把这种两个互补信号同时向相反状态变化的现象叫相反状态变化的现象叫竞争竞争。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第49页，共121页，编辑于2022年，星期六竞争冒险竞争冒险n可见，存在竞争现象的电路不一定都产生过渡干扰脉冲，只是可见，存在竞争现象的电路不一定都产生过渡干扰脉冲，只是存在产生过渡干扰脉冲的危险而已，故称其为竞争冒险。存在产生过渡干扰脉

42、冲的危险而已，故称其为竞争冒险。n竞争冒险的判别？竞争冒险的判别？代数识别法代数识别法 卡诺图识别发卡诺图识别发 数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第50页，共121页，编辑于2022年，星期六代数识别法代数识别法n使用条件：当每次只有一个输入变量改变状态时使用条件：当每次只有一个输入变量改变状态时n方法：将其他输入变量取特定值（方法：将其他输入变量取特定值（0或或1），此时若逻辑表达式可），此时若逻辑表达式可写成写成 或或 则可判断存在竞争冒险则可判断存在竞争冒险数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第51页，共121页，编辑于2022年，星期六卡诺图

43、识别法卡诺图识别法方法：函数表达式的每个乘积项对应于一个卡诺图圈，如方法：函数表达式的每个乘积项对应于一个卡诺图圈，如果两个卡诺图圈存在这相切的部分，且相切部分又未被果两个卡诺图圈存在这相切的部分，且相切部分又未被另一个卡诺图圈圈住另一个卡诺图圈圈住数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第52页，共121页，编辑于2022年，星期六竞争冒险竞争冒险n如何消除竞争冒险？如何消除竞争冒险？加选通脉冲加选通脉冲 修改逻辑设计修改逻辑设计 第53页，共121页，编辑于2022年，星期六加选通脉冲加选通脉冲n原理：原理：在接收了输入信号并且电路达到了新的稳态之后，在接收了输入信号并且电

44、路达到了新的稳态之后，才加入选通脉冲。才加入选通脉冲。这种方法具有通用性这种方法具有通用性 第54页，共121页，编辑于2022年，星期六修改逻辑设计修改逻辑设计n我们将表达式变换一下：我们将表达式变换一下：第55页，共121页，编辑于2022年，星期六3.4组合逻辑电路在计算机中的应用组合逻辑电路在计算机中的应用 n为什么制造集成电路？为什么制造集成电路？n常见组合逻辑集成电路有：常见组合逻辑集成电路有：加法器、编码器、译码器、数据选择器、数据分配器和奇偶校验器等。加法器、编码器、译码器、数据选择器、数据分配器和奇偶校验器等。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 第56页，

45、共121页，编辑于2022年，星期六n加法器（加法器（Adder）是计算机或其他数字系统对是计算机或其他数字系统对二进制数二进制数进行运算处理的进行运算处理的组合逻辑构件组合逻辑构件（只有两个输入变量）（只有两个输入变量）n加法器（加法器（Adder）是构成算术运算电路的基本单元）是构成算术运算电路的基本单元。n加法器的基本组成部分是全加器。加法器的基本组成部分是全加器。n 串行加法器串行加法器n进位信号产生方法进位信号产生方法n 并行加法器并行加法器n半加器半加器：不考虑来自低位的进位而将两个数相加：不考虑来自低位的进位而将两个数相加3.4.1加法器加法器 数字逻辑数字逻辑 华南理工大学出版

46、社华南理工大学出版社 第57页，共121页，编辑于2022年，星期六1 1、半加器、半加器 逻辑电路图逻辑电路图数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 半加器的逻辑函数表达式：半加器的逻辑函数表达式：ABhj0000011010101101第58页，共121页，编辑于2022年，星期六数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 用与非门构成半加器用与非门构成半加器第59页，共121页，编辑于2022年，星期六2.全加器全加器n全加器：除了最低位以外每一位都应该考虑来自低位的进位，即进行两全加器：除了最低位以外每一位都应该考虑来自低位的进位，即进行两个加数和一个进位数

47、的相加个加数和一个进位数的相加（总共三个输入变量）（总共三个输入变量）n一位全加器一位全加器AiBiCi-1SiCi0000000110010100110110010101011100111111第60页，共121页，编辑于2022年，星期六2.全加器全加器数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 写出写出hi和和ji的输出逻辑函数表达式，经过公式化简和转换得：的输出逻辑函数表达式，经过公式化简和转换得：第61页，共121页，编辑于2022年，星期六3多位加法器多位加法器 n能够实现多位二进制数加法运算的电路称为能够实现多位二进制数加法运算的电路称为多位加法器多位加法器。n多位加

48、法器大致可分为两类：串行进位加法器多位加法器大致可分为两类：串行进位加法器 并行进位加法器。并行进位加法器。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 电路的输出为：电路的输出为：F=A3A2A1A0+B3B2B1B0=j3h3h2h1h0串行进位加法器串行进位加法器第62页，共121页，编辑于2022年，星期六并行进位加法器并行进位加法器 n并行进位加法器，也叫超前进位加法器。并行进位加法器，也叫超前进位加法器。n采用超前进位方式，电路中增加了快速进位电路，提高运算速度。采用超前进位方式，电路中增加了快速进位电路，提高运算速度。n中规模集成电路中规模集成电路74LS283是带快速

49、进位的是带快速进位的4位超前进位加法器芯片。位超前进位加法器芯片。数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 在串行电路中，由于每位的结果是逐级向前传递，最终到达输出端，因而电在串行电路中，由于每位的结果是逐级向前传递，最终到达输出端，因而电路的延迟时间随着位数路的延迟时间随着位数 n 的增加而增大。的增加而增大。为了提高速度，采用超前电路。即各个模块不产生级联信号而只产生供超前电路为了提高速度，采用超前电路。即各个模块不产生级联信号而只产生供超前电路进行运算的中间信号，由超前电路对这些中间信号同时进行处理，从而产生输出结果。进行运算的中间信号，由超前电路对这些中间信号同时进行处理

50、，从而产生输出结果。第63页，共121页，编辑于2022年，星期六n串行加法器串行加法器接地接地数字逻辑数字逻辑 华南理工大学出版社华南理工大学出版社 C1=G1+P1C0C2=G2+P2C1Cn=Gn+PnCn-1第64页，共121页，编辑于2022年，星期六超前进位加法器超前进位加法器 超前进位加法器的结构框图如图所示：超前进位加法器的结构框图如图所示：x0y0yn-1xn-2yn-2Sn-1Sn-2S0CnSn超前进位发生器超前进位发生器Pn-1Gn-1CinGCn-1CinGC0YYXXSSPPxn-1XCinGYSPPn-2Gn-2Cn-2P0G0Cn-2Cn-1数字逻辑数字逻辑 华