PCB布线qlk.docx

《PCB布线qlk.docx》由会员分享，可在线阅读，更多相关《PCB布线qlk.docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCBLLayoout中中的走线线策略（转转）布线（LLayoout）是是PCBB设计工工程师最最基本的的工作技技能之一一。走线线的好坏坏将直接接影响到到整个系系统的性性能，大大多数高高速的设设计理论论也要最最终经过过Layyoutt得以实实现并验验证，由由此可见见，布线线在高速速PCBB设计中中是至关关重要的的。下面面将针对对实际布布线中可可能遇到到的一些些情况，分分析其合合理性，并并给出一一些比较较优化的的走线策策略。主主要从直直角走线线，差分分走线，蛇蛇形线等等三个方方面来阐阐述。11直角走走线直角角走线一一般是PPCB布布线中要要求尽量量避免的的情况，也也几乎成成为衡量量布线好好坏的标

2、标准之一一，那么么直角走走线究竟竟会对信信号传输输产生多多大的影影响呢？从原理理上说，直直角走线线会使传传输线的的线宽发发生变化化，造成成阻抗的的不连续续。其实实不光是是直角走走线，顿顿角，锐锐角走线线都可能能会造成成阻抗变变化的情情况。直角走线线的对信信号的影影响就是是主要体体现在三三个方面面：一是是拐角可可以等效效为传输输线上的的容性负负载，减减缓上升升时间；二是阻阻抗不连连续会造造成信号号的反射射；三是是直角尖尖端产生生的EMMI。传输线线的直角角带来的的寄生电电容可以以由下面面这个经经验公式式来计算算：C=611W(Er)siize=11/2/sizze/Z0 在上式式中，CC就是指指

3、拐角的的等效电电容（单单位：ppF），W指走线线的宽度度（单位位：innch），rr指介质质的介电电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（r为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：=(

4、Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。很多人对对直角走走线都有有这样的的理解，认认为尖端端容易发发射或接接收电磁磁波，产产生EMMI，这这也成为为许多人人认为不不能直角角走线的的理由之之一。然然而很多多实际测测试的结结果显示示，直角角走线并并不会比比直线产产生很明明显的EEMI。也也许目前前的仪器器性能，测测试水平平制约了了

5、测试的的精确性性，但至至少说明明了一个个问题，直直角走线线的辐射射已经小小于仪器器本身的的测量误误差。总总的说来来，直角角走线并并不是想想象中的的那么可可怕。至至少在GGHz以以下的应应用中，其其产生的的任何诸诸如电容容，反射射，EMMI等效效应在TTDR测测试中几几乎体现现不出来来，高速速PCBB设计工工程师的的重点还还是应该该放在布布局，电电源/地设计计，走线线设计，过过孔等其其他方面面。当然然，尽管管直角走走线带来来的影响响不是很很严重，但但并不是是说我们们以后都都可以走走直角线线，注意意细节是是每个优优秀工程程师必备备的基本本素质，而而且，随随着数字字电路的的飞速发发展，PPCB工工程

6、师处处理的信信号频率率也会不不断提高高，到110GHHz以上上的RFF设计领领域，这这些小小小的直角角都可能能成为高高速问题题的重点点对象。2差分走线差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号号和普通通的单端端信号走走线相比比，最明明显

7、的优优势体现现在以下下三个方方面：aa.抗干干扰能力力强，因因为两根根差分走走线之间间的耦合合很好，当当外界存存在噪声声干扰时时，几乎乎是同时时被耦合合到两条条线上，而而接收端端关心的的只是两两信号的的差值，所所以外界界的共模模噪声可可以被完完全抵消消。b.能有效效抑制EEMI，同同样的道道理，由由于两根根信号的的极性相相反，他他们对外外辐射的的电磁场场可以相相互抵消消，耦合合的越紧紧密，泄泄放到外外界的电电磁能量量越少。c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信

8、号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。误区一：认为差分信

9、号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。从图1-8-15的接收端的结构可以看到，晶体管Q3,Q4的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，

10、那一种就成为主要的回流通路，图1-8-16是单端信号和差分信号的地磁场分布示意图。在PCBB电路设设计中，一一般差分分走线之之间的耦耦合较小小，往往往只占110220%的的耦合度度，更多多的还是是对地的的耦合，所所以差分分走线的的主要回回流路径径还是存存在于地地平面。当当地平面面发生不不连续的的时候，无无参考平平面的区区域，差差分走线线之间的的耦合才才会提供供主要的的回流通通路，见见图1-8-117所示示。尽管管参考平平面的不不连续对对差分走走线的影影响没有有对普通通的单端端走线来来的严重重，但还还是会降降低差分分信号的的质量，增增加EMMI，要要尽量避避免。也也有些设设计人员员认为，可可以去

11、掉掉差分走走线下方方的参考考平面，以以抑制差差分传输输中的部部分共模模信号，但但从理论论上看这这种做法法是不可可取的，阻阻抗如何何控制？不给共共模信号号提供地地阻抗回回路，势势必会造造成EMMI辐射射，这种种做法弊弊大于利利。误区二：认为保保持等间间距比匹匹配线长长更重要要。在实实际的PPCB布布线中，往往往不能能同时满满足差分分设计的的要求。由由于管脚脚分布，过过孔，以以及走线线空间等等因素存存在，必必须通过过适当的的绕线才才能达到到线长匹匹配的目目的，但但带来的的结果必必然是差差分对的的部分区区域无法法平行，这这时候我我们该如如何取舍舍呢？在在下结论论之前我我们先看看看下面面一个仿仿真结果

12、果。从上面的的仿真结结果看来来，方案案1和方案案2波形几几乎是重重合的，也也就是说说，间距距不等造造成的影影响是微微乎其微微的，相相比较而而言，线线长不匹匹配对时时序的影影响要大大得多（方方案3）。再再从理论论分析来来看，间间距不一一致虽然然会导致致差分阻阻抗发生生变化，但但因为差差分对之之间的耦耦合本身身就不显显著，所所以阻抗抗变化范范围也是是很小的的，通常常在100%以内内，只相相当于一一个过孔孔造成的的反射，这这对信号号传输不不会造成成明显的的影响。而而线长一一旦不匹匹配，除除了时序序上会发发生偏移移，还给给差分信信号中引引入了共共模的成成分，降降低信号号的质量量，增加加了EMMI。可以

13、这这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就

14、极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。差分走线线也可以以走在不不同的信信号层中中，但一一般不建建议这种种走法，因因为不同同的层产产生的诸诸如阻抗抗、过孔孔的差别别会破坏坏差模传传输的效效果，引引入共模模噪声。此此外，如如果相邻邻两层耦耦合不够够紧密的的话，会会降低差差分走线线抵抗噪噪声的能能力，但但如果能能保持和和周围走走线适当当的间距距，串扰扰就不是是个问题题。在一一般频率率（GHHz以下下），EEMI也也不会是是很严重

15、重的问题题，实验验表明，相相距5000Miils的的差分走走线，在在3米之外外的辐射射能量衰衰减已经经达到660dBB，足以以满足FFCC的的电磁辐辐射标准准，所以以设计者者根本不不用过分分担心差差分线耦耦合不够够而造成成电磁不不兼容问问题。33蛇形线线蛇形线线是Laayouut中经经常使用用的一类类走线方方式。其其主要目目的就是是为了调调节延时时，满足足系统时时序设计计要求。设设计者首首先要有有这样的的认识：蛇形线线会破坏坏信号质质量，改改变传输输延时，布布线时要要尽量避避免使用用。但实实际设计计中，为为了保证证信号有有足够的的保持时时间，或或者减小小同组信信号之间间的时间间偏移，往往往不得

16、得不故意意进行绕绕线。那么，蛇蛇形线对对信号传传输有什什么影响响呢？走走线时要要注意些些什么呢呢？其中中最关键键的两个个参数就就是平行行耦合长长度（LLp）和和耦合距距离（SS），如如图1-8-221所示示。很明明显，信信号在蛇蛇形走线线上传输输时，相相互平行行的线段段之间会会发生耦耦合，呈呈差模形形式，SS越小，LLp越大大，则耦耦合程度度也越大大。可能能会导致致传输延延时减小小，以及及由于串串扰而大大大降低低信号的的质量，其其机理可可以参考考第三章章对共模模和差模模串扰的的分析。下面是给Layout工程师处理蛇形线时的几点建议：1尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参

17、考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。2减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。3带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。4高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。5可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。6高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。7有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。