数字电子技术综合实训指导书ggrr.docx

《数字电子技术综合实训指导书ggrr.docx》由会员分享，可在线阅读，更多相关《数字电子技术综合实训指导书ggrr.docx（29页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数 字 电 子子 技 术 综综 合实 训 指 导导 书目 录录第一节 课程设设计的目目的及要要求- 3第二节 数字电电子电路路的设计计方法 -44第三节 数字电电路的安安装、调调试方法法-9第四节 数字电电路设计计内容及及原理简简介-14第五节 设计说说明书的的要求-119第一节 综合实训训的目的的及要求求一、目的的主要目的的，是提提高学生生在数字字集成电电路应用用方面的的实践技技能，培培养学生生综合运运用理论论知识解解决实际际问题的的能力，树树立严谨谨的科学学作风，。学学生通过过电路设设计、安安装、调调试、整整理资料料等环节节，初步步掌握工工程设计计思想与与方法，训训练组织织电路开开发工作作

2、的基本本技能，学学会编写写设计文文件，逐逐步了解解开展科科学实践践的程序序。二、基本本要求通过课程程设计各各环节的的实践，同同学们应应达到如如下要求求：1 掌握数字字电路分分析和设设计的基基本方法法；2 掌握数字字电路的的安装、调调试以及及故障分分析的专专业技能能；3具备备查阅资资料，应应用资料料分析和和解决问问题的能能力。三、课程程设计的的任务：1完成成一规定定电路的的安装与与调试 2完成一一任选电电路的设设计、安安装和调调试四、课程程设计完完成的内内容：1 数字电路路设计书书2符合合设计功功能的电电路第二节 数数字电子子电路的的设计方方法数字电路路系统一一般由输输入电路路、控制制电路、输输

3、出电路路、时钟钟电路、脉脉冲产生生电路和和电源等等部分组组成。输入电路路主要作作用是将将被信号号加工变变换成数数字信号号、其形形式包括括各输入入接口电电路。比比如用正正弦波振振荡器产产生信号号，要经经过放大大器对微微弱信号号进行放放大与整整形后，才才能得到到数字信信号，有有些模拟拟信号要要经过模模数转换换电路转转换成数数字信号号后再进进行处理理。在设设计输入入电路时时，必须须首先了了解输入入信号的的性质及及接口条条件，以以满足设设计要求求。控制电路路的功能能是将信信息进行行加工处处理，并并为系统统 各部部分提供供所需的的各种控控制。如如数电书书中所举举的彩灯灯显示控控制器，其其定时器器为一控控

4、制电路路，正是是在它的的作用下下，计数数脉冲才才按一定定的霎时时间周期期，一组组一组地地送给地地址计数数顺，形形成时间间控制。在在数字频频率计中中，从JJK触发发器两个个反相输输出端输输出的信信号 也也是控制制信号，它它即了被被测信号号送至计计数器的的时间，同同时又控控制眲锁锁存器在在计数完完毕后对对数据进进行锁存存。在具具有整电电报时功功能的时时钟电路路中，报报时控制制电路实实现了计计数到551、553、555、557、559秒时时的五声声和整点点时的一一声报时时功能。产产生这种种信号输输出的电电路即为为控制电电路。数数字电路路系统中中，各种种逻辑运运算、判判别电路路等都是是电路，它它们是整

5、整个系统统的核心心。设计计控制电电路是数数系统设设计的最最重要的的内容，必必须充分分注意不不同信号号之间的的逻辑关关系与时时序关系系。输出电路路是系统统最后逻逻辑功能能的重要要部分。数数字电路路系统中中存在各各种各样样的输出出接口电电路，其其功能可可能是发发送一组组经系统统处理后后的数据据，或显显示一组组数字，或或将数字字信号进进行转换换，变成成模拟信信号等。比比如数字字频率计计的显示示译码与与数码管管电路，彩彩灯控制制器的并并行移位位寄存器器级驱动动电路等等，都属属于系统统的输出出电路。设设计输出出电路时时，必须须注意电电路与负负载在电电平、信信号极性性、拖动动能力等等方面要要相配的的问题。

6、 时钟电电路是数数字电路路各级组组织训的的灵魂，它它属于一一种控制制 电路路，整个个系统都都在它的的控制下下按一定定的规律律工作。时时钟电路路包括主主时钟振振荡电路路及经分分频后形形成各种种时钟脉脉冲的电电路。设设计时钟钟电路时时，应根根据系统统的要求求首先确确定主时时钟的频频率，再再由它与与其他控控制信号号结合产产生系统统所需要要的各种种时钟脉脉冲。电源为整整个系统统工作提提供所需需的能源源，为各各端口提提供 所所 直流流电平。在在数字电电路系统统中，TTTL电电路对电电源电压压 要求求比较严严格，电电压值必必须是在在一定范范围内。CCOMSS电路对对电源电电压的要要求相对对比较宽宽松。设设

7、计电源源时，必必须注意意电源的的负载能能力，电电压和稳稳定度及及纹波系系数等。因为任何何复杂的的数字电电路系统统都由不不同层次次、相对对独立、具具有特定定功能的的子系统统(单元元电路)组成，为为此在设设计时，先先将系统统分解成成若干个个单元电电路。然然后中，对对单元电电路的功功能及性性能，以以及单元元电路之之间的逻逻辑关系系、时序序关系进进行分析析，选用用合适的的单元数数字电路路来实现现各子系系统。最最后，将将各子系系统组合合起来，便便完成了了整个完完整系统统的设计计。按照照这种由由大到小小，由整整体到局局部，再再由小到到大，由由局部到到整体的的设计方方法便可可实现数数字电路路的系统统设计。下

8、面我们们提出设设计数字字电路的的一般方方法与步步骤。一、 总体方案案设计在进行数数字电路路设计时时，首先先要对设设计任务务进行认认真的分分析，明明确任务务，了解解设计电电路的性性能指标标。根据据给定的的技术指指标、条条件，以以及功能能要求，设设计出组组成电路路的若干干单元功功能模块块，这个个过程称称总体方方案设计计。这里里的单元元功能模模块是指指能实现现特定功功能的最最小单元元电路(或称为为子系统统)。在在总体方方案设计计过程中中，还要要确定各各单元电电路之间间的逻辑辑关系和和时序关关系，分分析单元元电路之之间信号号的流向向。用原原理方框框图表示示出总体体设计的的结果。因为设计计途径不不是唯一

9、一的，满满足要求求的方案案也不是是唯一的的，所以以为得到到一个满满意的设设计方案案往往要要针对要要求，进进行大量量的市场场调研、查查阅资料料、手册册等工作作，通过过设计验证证再设设计多次次反复过过程，才才能确定定出最好好的设计计方案。振荡器分频器计数器显示电路音响电路报时控制门校时控制电路图1 数字时时钟的结结构方框框图总体设计计方案用用系统方方框图表表示时，主主要部分分和难点点可画详详细一些些，一般般部分只只需要反反映设计计思想、基基本原理理以及信信号的流流向就可可以了。系系统方框框图应力力求简洁洁、清晰晰。具有有整电报报时、校校正功能能的数字字时钟的的结构方方框图如如图1所所示。二、单元元

10、电路的的设计单元电路路的设计计是整个个电路设设计的实实质部分分。将每每一部分分按照总总体框图图的要求求设计好好，才能能保证整整体电路路的质量量。单元元电路的的设计步步骤分为为以下三三步。第一步：根据总总体方案案对单元元电路的的要求，明明确单元元电路的的功能、性性能指标标。注意意各单元元电路之之间的输输入输出出信号的的逻辑关关系和时时序关系系，尽量量避免使使用电平平转换电电路。第二步：选择设设计单元元电路的的结构形形式。通通常选择择学过的的熟悉的的电路，或或者通过过查阅资资料选择择更合适适的、更更先进的的电路，在在此基础础上高度度改进，使使电路的的结构形形式最佳佳。在选择电电路时充充分考虑虑经下

11、几几个问题题：1 电路的功功能满足足要求。2 电路的结结构简单单、成本本低3 电路的性性能稳定定、通用用性强。第三步：计算单单元电路路的主要要参数，从从而确定定元器件件的类型型。比如如：振荡荡电路，无无论正弦弦波振荡荡电路还还时多谐谐振荡电电路都是是通过电电容的充充放电实实现振荡荡的，为为此要根根据特定定的信号号频率，计计算出电电路中电电阻、电电容的大大小。第四步：画出单单元电路路电路图图。三、元器器件的选选择：1数字字电路设设计时器器件的选选择原则则 数字电电路设计计时器件件的选择择是很重重要的，因因为器件件的选择择是否合合理直接接影响着着电路的的稳定性性，以及及成本和和成品体体积大小小等问

12、题题。选择择器件的的原则是是：在实实现题目目要求的的前提下下所选的的器件最最小，成成本最低低。最好好采用同同一种类类型的集集成电路路，这样样不用考考虑不同同类型器器件之间间的连接接匹配问问题。不不同种类类的器件件其电特特性也不不一样，常常用的器器件是TTTL和和CMOOS型。TTTL电电路的速速度高，超超高速TTTL电电路的平平均传输输时间约约为100ns，中中速TTTL电路路的传输输时间也也有500ns。CCMOSS电路的的速度慢慢于TTTL电路路，但是是CMOOS电路路的功耗耗低，输输出电压压幅度可可调范围围大，抗抗干扰能能力强。如如果要求求一定的的输出电电流，TTTL电电路要强强于CMM

13、OS电电路。一一般情况况下，当当要求高高速时，多多选用TTTL器器件；当当要求低低功耗时时多选用用CMOOS器件件。2标准准数字IIC的分分类及特特点数字集成成电路分分为两大大类，第第一类是是双极性性型TTTL，一一条是沿沿着74474LSS744ALSS系列向向低功耗耗高速发发展，另另一条是是沿着774H74SS74AAS向高高速度发发展。第第二类属属于单极极型CMMOS，沿沿40000A40000B/45000B74HHC系列列向高速速度发展展，同时时又保持持了低功功耗的优优点。（1）、TTTL型型 这类集集成电路路是以双双极型晶晶体管为为元件，输输入级采采用多发发射极晶晶体管形形式，开开

14、关放大大电路也也由晶体体管构成成。在速速度和功功耗方面面，都处处于现代代数字集集成电路路的中等等水平。一一般以774民用用或544军用为为型号前前缀。74LSS系列：是现代代TTLL类型中中的主要要应用产产品，也也是逻辑辑IC重重点产品品之一，它它的品种种丰富，价价格低廉廉，是主主流产品品。74S系系列：特特点是速速度快，但但功耗比比74LLS系列列大得多多，品种种比744LS系系列少。74ALLS系列列：特点点是速度度快，功功耗比774LSS系列低低，品种种比744LS系系列少，价价格较高高。（2）CCMOSS类型这类集成成电路是是以场效效应三极极管为元元件构成成的。其其特点如如下：静态功功

15、耗很低低，一般般中规模模集成电电路的静静态功耗耗小于1100W； 电源源电压范范围宽，一一般工作作电压在在3V18VV之间； 输入入阻抗非非常高，可可达1000M以上； 扇出出能力强强，低频频工作时时，可驱驱动500以上相相同器件件输入端端；抗干扰扰容限大大，电压压噪声容容限可达达电源电电压的445%； 大部部分CMMOS集集成电路路的速度度比较低低。3使用用TTLL、CMMOS集集成电路路的注意意事项（1）使使用TTTL电路路的注意意事项TTLL集成电电路的标标准电源源电压为为5V，使使用时电电源电压压不能超超过于44.2555.25VV。不能能将电源源与地颠颠倒错接接，否则则将会因因为电流

16、流过大导导致器件件过热而而损坏。电路的的各输入入端不能能直接接接到高于于5.5V或或低于44.55V的低低内阻电电源相连连，因因为低内内阻电源源能提供供较大的的电流，从从而导致致器件过过热而损损坏。除三态态门和集集电极开开路的电电路外，输输出端不不准许并并联使用用。输出端端不准许许与电流流源和地地短接，但但可以通通过上拉拉电阻与与电源相相连，以以提高输输出电平平。在电源源接通时时，不要要移动或或插入集集成电路路，电流流的冲击击可能造造成芯片片的损坏坏。多余的的输入端端最好不不要悬空空，容易易受干扰扰。有时时会造成成误操作作，因此此多余的的输入端端要根据据需要处处理。例例如与门门、与非非门的多多

17、余输入入端可接接到正电电源，也也可以交交多余端端和使用用端并联联使用。不不用的或或门、或或非门的的输入端端可以直直接接地地或与使使用端并并联使用用。触发发器不使使用的输输入端也也不能悬悬空，应应根据逻逻辑功能能接入电电平，输输入端连连线应尽尽量短，这这样可以以缩短时时序电路路中时钟钟信号沿沿传输线线传输的的延迟时时间。一一般不准准许触发发器的输输出端直直接驱动动指示灯灯、电感感负载和和长线传传输，需需要时加加缓冲器器。（2）使使用CMMOS集集成电路路时的注注意事项项 CCMOSS电路由由于输入入电阻很很高，因因此极易易接受静静电电荷荷。为了了防止静静电击穿穿，生产产时输入入端都加加了标准准保

18、护电电路。但但这并不不能保证证绝对安安全，因因此使用用时必须须注意：存放CCMOSS集成电电路时要要屏蔽。CMOOS电路路的电源源电压范范围是33188V，使使用时电电源电压压的不能能超过极极限值。捍接电电路时，一一般用220W内内热式电电烙铁，而而且电烙烙铁应该该有良好好的接地地线。禁禁止在电电路通电电时焊接接。为了防防止输入入端保护护二极管管因正向向偏置而而引起损损坏，输输入电压压必须在在UDDUSS与之之间.在调试试电路时时，应先先接通电电源，后后加入输输入信号号，即在在CMOOS电路路本身没没有接能能电源的的情况下下，不准准许有信信号输入入。多余输输入端绝绝对不能能悬空，否否则不但但容

19、易接接受外界界噪声干干扰，而而且破坏坏了正常常的逻辑辑关系，也也消耗了了功率。因因此多余余的输入入端要根根据需要要处理。例例如，与与门和与与非门的的多余输输入端应应接到高高电平或或正电源源，如果果电路的的工作速速度不高高，不需需要特别别考虑功功率时，也也可以将将多余的的输入端端和使用用端并联联使用。CMOOS电路路的输出出端与电电源和地地不能短短路，否否则会造造成损坏坏。CMOOS电路路的工作作电流比比较小，其其输出端端一般只只能驱动动一级晶晶体管，如如果需要要驱动比比较重的的负载时时，最简简单的方方法是在在输出端端并联接接入几个个反相器器，所用用有反相相器必须须在同一一芯片上上。插拨电电路板

20、电电源插头头时，应应注意先先切断电电源，防防止在插插拨过程程中烧毁毁CMOOS电路路的输入入端保护护二极管管。四、画总总电路图图单元电路路和参数数设计计计算好，元元器件选选择完毕毕后，则则画出总总体电路路图。总总体电路路图是电电路实验验、调试试及生产产组装的的重要依依据，所所以电路路图画好好之后要要进行审审图，检检查设计计过程遗遗漏的问问题，及及时发现现错误，进进行修改改，保证证电路的的正确性性绘电路图图要注意意以下几几个问题题：1画电电路图时时应注意意信号的的流向，通通常是从从信号源源或输入入端画起起，从左左至右从从上至下下按信号号的流向向依次画画出各单单元电路路。电路路图的大大小位置置要适

21、中中，不要要把电路路画成窄窄长型。2连线线要画成成水平线线或竖直直线。连连线要尽尽量短、少少拐弯，电电源一般般用标值值的方法法，地线线可用地地线符号号代替。三三、四端端互相连连接的交交叉处用用线应该该用圆点点画出，否否则表示示跨越。3对于于复杂的的电路，应应先画出出草画，待待调整好好布局和和连线后后，再画画出正式式电路图图。第三节 数数字电路路的安装装、调试试方法由于生产产实际的的复杂性性和电子子元器件件参数的的离散性性，加上上设计者者经验不不足，一一个仅从从理论上上设计出出来的电电路往往往是不成成熟的，可可能存在在许多问问题，而而这些问问题不通通过实验验是不容容易查出出来的，因因此，在在完成

22、方方案设计计之后，需需要进行行电路的的装配和和调试，若若发现实实验现象象与设计计要求不不符合的的情况，应应及时修修改。在装配电电路的时时候，一一定要认认真仔细细、一丝丝不苟，注注意集成成块不要要插反或或插错，连连线不要要错接并并保证接接触良好好，电源源和地线线不要短短路，以以避免人人为故障障。一、数字字电路的的安装、调调试步骤骤1根据据总电路路框图和和电路原原理框图图，从主主电路的的单元电电路开始始，完成成一个一一个单元元电路的的安装、调调试。然然后，安安装与调调试控制制电路的的童电路路，当各各单元分分别达到到功能与与指标要要求之后后，再将将各单元元电路联联系起来来，进行行系统的的调试。在单元

23、电电路的安安装之前前，首先先检查元元器件的的好坏，测测试元件件的指标标。特别别是集成成电路，要要自己设设计功能能检测方方法，对对其好坏坏进行检检测。单单元电路路安装好好后，认认真进行行通电前前的检查查，检查查否有漏漏接、短短接、错错接的情情况。通通电后，检检查每片片集成电电路的工工作电压压是否正正常（TTTL型型集成电电路的电电源电压压为50.225V），这这是电路路有效工工作的基基本保证证，然后后，进行行功能测测试，验验证是否否能达到到设计的的功能与与指标。2统调调主电路路。将已已调试好好的若干干单元电电路连接接起来，然然后跟踪踪信号流流向，由由输入到到输出，由由简单到到复杂，依依次测试试信

24、号，直直至正常常工作。在在信号测测试过程程中，因因为控制制电路尚尚未安装装，有时时需要人人为的给给受控电电路加以以特定信信号，使使其正常常工作，才才能得到到所需的的信号。3安装装控制电电路。控控制电路路一般为为组合逻逻辑电路路，对它它的装调调主要是是检验各各逻辑控控制门的的功能是是否正常常，可采采用给其其输入端端接逻辑辑电平，输输出端接接LEDD管的方方法进行行调试。总电路统统调。在在主电路路与控制制电路均均完成的的情况下下，将控控制电路路与系统统主电路路中对应应功能单单元联接接起来，完完成总电电路的安安装，然然后进行行总电路路的功能能测试及及调试。二、数字字电路中中常用的的检测方方法数字电路

25、路的安装装与调试试是检验验、修正正设计方方案的实实践过程程，是应应用理论论知识来来解决实实践中各各类问题题的关键键环节，是是数电路路设计者者必须掌掌握的基基本技能能，而有有效的测测试方法法则是电电路正确确运行的的基本保保证。数字电路路常要检检测的内内容有：集成块块好坏的的检测和和系统功功能的检检测。1 数字集成成块的功功能测试试在安装电电路之前前，对所所选用的的数字集集成电路路，应进进行逻辑辑功能检检测，以以避免因因器件功功能不正正常增加加调试的的困难。(1) 检测器器件功能能的方法法有如下下几种： 仪器器检测法法。可以以用一些些简单而而实用的的数字集集成电路路测试仪仪进行检检测； 功能能实验

26、检检查法。可可自行设设计实验验电路，对对集成块块进行逻逻辑功能能测试； 替代代法。可可用被测测器件替替代正常常工作的的数字电电路中的的相同器器件，若若功能保保持不变变，则说说明被测测器件是是好的。(2) 几种基基本电路路的功能能实验检检查法 集成成逻辑门门电路静态时，在在各输入入分别接接入不同同的电平平值，即即逻辑“1”接高电电平（输输入端通通过1kk电阻接接电源正正极，逻逻辑“0”接低电电平（输输入端接接地）。用用数字万万用表测测量各输输出端的的逻辑电电平，并并分析各各逻辑电电平值勤勤是否符符合电路路的逻辑辑关系。动动态测试试是指各各输入端端分别接接入规定定的脉冲冲信号，用用示波器器观测各各

27、输出端端的信号号，并画画出这些些信号的的时序波波形图，分分析它们们之间是是否符合合电路的的逻辑关关系。 集成成触发器器静态时，主主要测试试触发器器分析的的、置位位和翻转转功能。动动态时央央时种的的作用下下测试触触发器的的计数功功能，用用示波器器观测电电路各处处波形的的变化情情况，据据此可以以测定输输出、输输入信号号之间的的分频关关系、输输出脉冲冲的上升升和下降降时间、触触发灵敏敏度和抗抗干扰能能力，以以及接入入不同负负载时峄峄输出波波形参数数的影响响。测试试时，触触发脉冲冲的宽度度一般要要大于数数微秒，且且脉冲的的上升沿沿或下降降沿要陡陡。 计数数器电路路计数器电电路的静静态测试试主要测测试电

28、路路的复位位、置位位功能。动动态测试试是指在在给定时时钟脉冲冲输入情情况下一一，测试试计数器器的输出出端的状状态是否否满足计计数功能能表的要要求。测测试方法法：可用用示波器器观测各各输出端端的波形形(频率率较高时时用此方方法)，或或用发光光二极管管测试输输出端的的信号(频率低低于500HZ时时用此方方法)，还还可根据据万用表表测试输输出点(频率低低于500HZ时时用此方方法)，通通过指针针偏摆的的频率来来测试，并并画出输输出端的的波形与与时钟脉脉冲波形形的关系系。 译码码显示电电路首先测试试数码管管各笔段段工作是是否正常常，如共共阴极的的发光二二极管显显示器，可可以将阴阴极接地地，再将将各笔段

29、段通过11k电阻接接电源正正极，各各笔段应应亮。再再将译码码器的数数据输入入端依次次输入000010001，则则显示器器对应显显示出119数数字。译译码显示示电路常常见故障障是：数数码显示示器上某某字总是是“亮”而不“灭”，可能能是译码码器的输输出幅度度不正常常或译码码器的工工作不正正常。数数码显示示器上某某字总是是不“亮”，可能能是数码码管或译译码器的的连接不不正确或或接触不不良。数数码管字字符显示示模糊，而而且不随随输入信信号变化化，可能能是译码码的电源源电压不不正常或或连线不不正确或或接触不不良。2系统统功能的的检测(1) 观察法法、观察电路路导线有有无断线线或短路路、插件件有无松松动、

30、集集成块有有无插反反、电源源电压是是否稳定定、元件件有无异异味和发发热。(2) 信号住住入代替替法可在某些些部分电电路中利利用信号号设备的的信号（可可是单步步脉冲或或者是连连续脉冲冲）取代代自身信信号输入入，若电电路能正正常工作作说明电电路的信信号源的的故障，若若无法正正常工作作，则说说明此电电路有故故障。这这样可以以缩小故故障范围围。(3) 信号寻寻迹法检测时，可可随着信信号流经经的路线线进行跟跟踪检查查，用示示波器或或发光二二极显示示各信号号的情况况。检查查的依据据：对于于组合逻逻辑电路路，以真真值表为为依据；对于时时序逻辑辑电路，则则以状态态转换图图为依据据，对于于综合逻逻辑电路路，可通

31、通过设计计前所分分析的各各信号的的波形图图来进行行验证，观观测信号号是否正正常，从从而分析析故障的的原因。三、数字字电路常常见的故故障和故故障原因因数字电路路通常由由多个子子系统和和模块组组成，连连线很复复杂。因因此，在在实际运运行过程程中出现现故障也也不可避避免的。这这不但要要求检查查者有较较好的电电子电路路理论基基础，对对故障有有较强的的分析能能力，而而且还要要求掌握握检测故故障的方方法，迅迅速找出出故障，只只有经过过不断的的实践，才才能做到到这一点点。1常见见的故障障（1）系系统故障障数字系统统的故障障是指一一个或多多个电子子元器件件的损坏坏、接触触不良、导导线断裂裂与短路路、虚焊焊等原

32、因因造成功功能错误误的现象象。 对于组组合逻辑辑电路，如如不能按按真值表表的要求求工作，就就可认为为电路有有故障；对于时时序逻辑辑电路，如如不能按按状态转转换真值值表工作作时，就就可认为为电路有有故障。（2）逻逻辑故障障 固定定电平故故障 指某一一点的逻逻辑电平平为一固固定电平平值的故故障。如如接地故故障，这这进故障障点的逻逻辑电平平固定在在0上。又又如电路路的某一一点和电电源短路路，这时时故障点点的电平平固定在在1上。这这一类故故障在没没有排除除以前，故故障点的的逻辑电电平不会会恢复到到正常值值。 桥接接故障 桥接故故障是由由两根或或多根信信号线相相互短路路造成的的。主要要有两种种类型：一是

33、输输入信号号线之间间桥接造造成的，如如异或门门两条输输入信号号线的桥桥接会造造成失支支异或功功能；二二是反馈馈桥接线线造成的的故障，如如输入线线与输出出 线间间的桥接接、两个个独立电电路的输输入线间间桥接或或两个独独立电路路的输出出线间桥桥接等。2故障障的原因因（1）设设计时忽忽视电子子元器件件的参数数和工作作条件。如如电源电电压的过过高或过过低，轻轻则造成成功能错错误，严严重的则则造成电电子元器器件的损损坏；不不同类型型集成电电路之间间的电平平配合；电路动动作边沿沿选择错错误等都都会造成成故障。此此外，大大功率器器件、电电解电容容、集成成电路质质量一好好也都会会造成故故障，为为此，在在使用前

34、前应对所所用元件件进行筛筛选和检检察。（2）安安装布线线不当。在在安装中中出现断断线、桥桥接（相相近导线线连在一一起造成成的短路路）、漏漏线、插插错电子子元器件件（特别别是集成成电路的的方向错错误）、闲闲置输入入端处理理不当等等都会引引起故障障。对闲闲置输入入端的处处理：CCMOSS集成电电路闲置置输入端端不允许许悬空，必必须接地地可接电电源；闲闲置输入入端要根根据门电电路的类类型确定定其接高高电平还还是接低低电平，如如，对于于与门和和与非门门，闲置置输入端端就接高高电平，对对于或门门、或非非门和与与或非门门，闲置置输入端端应接低低电平。 （3）接接触不良良。如接接插件的的松动、焊焊接不良良（

35、如虚虚焊）、接接点氧化化等。这这类故障障表现为为时有时时无，带带有一定定的偶发发性。（4）工工作环境境恶劣。有有些数字字系统有有规定的的使用条条件和环环境要求求，如温温度、湿湿度、工工作时间间等。此此外使用用环境的的电磁干干扰超过过允许范范围，将将数字信信号传输输线和强强干扰源源线捆扎扎线在一一起而又又没有采采取任何何防范措措施，都都会造成成故障。（5）超超期使用用。电子子元器件件若超过过其使用用期限，会会进入衰衰老期，技技术性能能会下降降。第四章 数字电电路设计计内容及及原理简简介设计题目目一整点点报时数数字时钟钟设计要求求：1数码码显示“时”“分”“秒”；2 以24 小时为为周期；3 具有

36、整点点报时功功能，从从59分分50秒秒开始报报时，间间隔1秒秒钟报时时一次，报报时时间间延续11秒钟，共共报时66次4 前5次报报时声音音用5000Hzz的低频频信号，最最后一次次的声音音用1KKHz的高频频信号。一、 数字时钟钟的功能能与工作作原理信号源产产生稳定定的高频频脉冲信信号，作作为数字字种的时时间基准准，然后后经分频频器分频频后输出出标准的的1HZZ的秒脉脉冲信号号。秒计计数器对对秒脉冲冲信号进进行计数数，计满满60后后向分计计数器进进位，分分计数器器计数，当当分计数数器计满满60后后向小时时计数器器进位，小小时计数数器计数数，当小小时计数数器计満満24时时，秒、分分计数器器清零，

37、小小时计数数器置11，这样样完成一一个计数数周期。计计数器输输出的二二-十进制制数通过过译码器器翻译成成为段码码，送显显示器(LEDD)管显显示。计计时到整整点时，通通过报时时控制电电路进行行整点报报时。当当接通电电源或数数钟走时时出现误误差时，可可通过手手动进行行分、秒秒时间的的校正。二、设计计指导1 主体电路路（1）秒秒脉冲信信号源 秒秒脉冲是是数字钟钟的核心心。所学学过的振振荡电路路有RCC、LCC正弦波波振荡电电路、5555构构成的多多谐振荡荡电路、石石英晶体体振荡电电路。由由于时钟钟的时钟钟脉冲要要求稳定定度及频频率的精精度非常常准确，所所以通常常选用晶晶振来构构成秒脉脉冲源。电电路

38、可利利用CDD40660加上上外围的的石英晶晶体组成成振荡电电路。振振荡电路路一部分分是由外外接电子子表石英英晶体、电电阻、电电容与CCD40060内内部的非非门构成成的振荡荡源，另另外一部部分是一一定级数数的分频频器。振振荡器输输出的脉脉冲信号号经一定定级数分分频后，形形成1SS的基准准脉冲。同同时要求求，此振振荡器还还能产生生的仿电电台报时时用的11KHzz的高频频信号和和5000Hz的的低频信信号。（2）时时、分、秒秒计数器器秒信号经经秒计数数器、分分计数器器、时计计数器之之后，分分别得到到“秒”个位、十十位、“分”个位、十十位以及及“时”个位、十十位的计计时输出出信号，然然后送至至译码

39、显显示电路路，以便便实现时时、分、秒秒的数字字显示。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。要实现这一要求，可选用的中规模集成计数器，如74LS90、74LS161、74LS160、74LS192、CD4518由同学们自行选择，并充分说明理由。六十进制制计数器器可以由由两块十十进制计计数器或或双十进进制计数数器构成成，一块块组成十十进制，另另一块组组成六进进制，组组合起来来就构成成六十进进制计数数器。二十四进进制计数数器用置置数反馈馈法实现现。从计计数结果果：000、011、022、033、-099、100、111、122、-119、220、221、222、223可看看

40、出，时时计数器器的个位位仍应构构成十进进制计数数器，但但当十位位计到22，个位位为4(或者55)时，即即计到第第二十四四(或二二十五)时，通通过外加加的置数数反馈控控制电路路输出一一个信号号（注意意：该信信号的电电平应视视计数器器的功能能而定，有有时需高高电平，有有时需低低电平），将将“时”计数器器的十位位计数器器强制置置为00000状状态，同同时，将将“时”的个位位计数器器强制置置为00001状状态，从从而实现现从244011的二十十四进制制计数。注注：是计计到二十十四还是是二十五五产生反反馈信号号要根据据计数器器的置数数是同部部置数还还是异步步计数来来决定，同同学们自自己思考考结果。（3）

41、译译码显示示电路译码器将将计数器器输出的的二十进进制码译译成段码码，送显显示器显显示。选选择译码码器与显显示器件件时应当当注意它它们之间间的相互互配合。一一是驱动动功率要要足够大大，二是是逻辑电电平要匹匹配。例例如，采采用共阴阴型的LLED数数码管作作为显示示器件时时，则应应采用高高电平有有效的共共阴型译译码电路路，且因因数码管管工作电电流较大大，不能能用普通通TTLL译码器器，应选选用含驱驱动电路路的译码码器。常常用的显显示译码码有744LS448、774LSS2488、744LS2249、774LSS2499、744LS447、CCD45511。对对于“时”十位的的译码显显示，在在设计时时

42、应注意意：在显显示1点点9点时时，“时”的十位位均是00，此时时应使“时”的十位位上的“0”熄灭而而不显示示，当计计数起过过9点，“时”的十位才显示相应的数。（4）整整点报时时控制电电路音频振荡荡器：如如图3所所示，报报时的音音频信号号Vs可以是是正弦波波或矩形形波，一一般为8800-10000HZZ左右（柔柔和的音音频范围围），可可以选用用多种方方案实现现信号的的产生。如如由5555定时时器构成成的振荡荡器，也也可参直直接引用用前面所所组成的的信号源源产生的的基准信信号，经经特定的的分频后后得到的的近似信信号。音响电路路：用TTTL功功率门或或集电极极开路门门（OCC门）可可以直接接驱动小小

43、功率喇喇叭发声声，或者者用一般般集成电电路后接接由中功功率三级级管（33DG66、3AAX3110）组组成的放放大电路路，再驱驱动小功功率喇叭叭发声。若控制信信号VKK是周期期2S的的矩形波波，控制制信号VVK与音音频信号号Vs通过一一个“与”门，如如图3所所示，这这样则会会产生响响1S停停1S的的报时声声音VOO。 图图3 整点报时时要求：每当秒秒计数器器计数到到51秒秒时，每每隔1SS产生11声报时时的低声声，共响响5声，计计数到整整点时，产产生1声声延时11S的110000HZ的的报时声声。通过过对秒计计数器输输出状态态的分析析发现，若若在秒的的十位计计数到001011，个位位计数到到0

44、0001、000111、01101、001111、10001这这5个奇奇数时，分分别产生生高电平平，而个个位计数数到00000、000100、01100、001100、10000这这5个偶偶数时产产生低电电平，则则每次在在秒计数数器计数数到511开始到到59之之间，就就会产生生5个周周期为22S的脉脉冲信号号VA，将将此信号号与5000Hzz音频信信号通过过“与门”A门，送送到音响响电路，则则5声低低声报时时则实现现了。设设计者自自己思考考如何利利用秒计计数器的的计数状状态作为为报时控控制电路路的控制制信号，通通过控制制电路产产生脉冲冲信号VVA。在在计数到到整点时时即：XXX：000：000

45、时，最最后响一一声1kkHz的的高频信信号，延延续时间间仍为11S。这这时可利利用分进进位信号号，促发发一由5555定定时器构构成的11S的延延时电路路，使其其产生11S时间间的高电电平VCC，将此此信号与与1kHHz音频频信号VVSS通通过“与门”B门，将将此信号号送到音音响电路路，则实实现了11声延时时1S的的1kHZ的的报时声声。最后后，5000Hzz信号与与1kHHz信号号是先后后输出到到音响电电路的，故故A、BB两“与”门的报报时信号号，应通通过“或”门后送送音响电电路。原原理如图图4所示示。 图4 时时钟报时时控制电电路原理理图 同学学们自己己通过分分析，设设计出产产生如图图4所示

46、示中的信信号VKK和VCC的电路路，将其其与图44中电路路连接，便便构成报报时控制制电路。设计题目目二 简易易数字频频率计设计要求求： 1频频率计测测量范围围为099999Hzz； 2采采用4位位数码显显示频率率数； 3可可测量三三角波、正正弦波和和矩形方方波的频频率 一、数字字频率计计的工作作原理 数字频频率计是是直接用用十进制制数字来来显示被被测信号号频率的的一种测测量装置置。频率率是周期期信号在在单位时时间（11s）内变变化的次次数。若若在一定定时间间间隔T内内测得这这个周期期信号的的重复变变化次数数N，则则其频率率可表示示为f=N/T=NN。根据据频率的的概念来来设计频频率计的的工作原原理，先先让被测测脉冲通通过开启启时间为为1秒的的闸门后后，送入入一个计计数器，并并时实显显示计数数值，当当闸门关关闭后，计计数器保保持计数数值，此此值则为为被测脉脉冲的频频率。因因此，数数字频率率计数字字频率计计电路应应由时基基电路、控控制电路路、闸门门电路、计计数锁存存电路、脉脉冲形成成电路和和译码显显示电路路组成。结结构如图图5所示示。译码显示器锁存器计数器闸门电路脉冲形成电路逻辑控制时基电路fs 图5 数字字