数字电子技术实验指导书ggrl.docx

《数字电子技术实验指导书ggrl.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验指导书ggrl.docx（96页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 数字电子技术实验指导书实验一 TTTL集成成逻辑门门电路的的参数的的测试一预习习要求1预习习TTLL与非门门有关内内容，阅阅读TTTL电路路使用规规则。2与非非门的功功耗与工工作频率率和外接接负载情情况有关关吗？为为什么？3测量量扇出系系数的原原理是什什么？为为什么一一个门的的扇出系系数仅由由输出低低电平的的扇出系系书来决定定？4为什什么TTTL与非非门的输输入引脚脚悬空相相当于接接高电平平？5TTTL门电电路的闲闲置输入入端如何何处理？二实验验目的1掌握握TTLL集成与与非门的的主要参参数、特特性的意意义及测测试方法法。2学会会TTLL门电路路逻辑功功能的测测试方法法。三实验验原理TTL集

2、集成与非非门是数字电电路中广广泛使用用的一种种逻辑门门，本实实验采用用4输入入双与非非门744LS220，在在一片集集成块内内含有两两个互相相独立的的与非门门，每个个与非门门有四个个输入端端。744LS220内部部逻辑图图及引脚脚排列如如图1-1(a)、（bb）所示示。 图1-1（a）1.与非非门的逻逻辑功能能与非门的的逻辑功功能是：当输入端端有一个个或一个个以上的的低电平平时，输输出端为为高电平平；只有有输入端端全部为为高电平平时，输输出端才才是低电电平。（即即有“0”得“1”，全“1”得“0”。）图1-1（b）对与非非门进行行测试时时，门的的输入端端接数据据开关，开开关向上上为逻辑辑“1”

3、，向下下为逻辑辑“0”。门的的输出端端接电平平指示器器，发光光管亮为为逻辑“1”，不亮为为逻辑“0”。基本本测试方方法是按按真值表表逐项测测试，但但有时按按真值表表逐项进进行测试试似嫌多多余，对对于有四四个输入入端的与与非门，它它有十六六个最小小项，实实际上只只要按表表1-1所示示的五项项进行测测试，便便可以判判断此门门的逻辑辑功能是是否正常常。表1-11输入输出AnBnCnDnF1F2111101111011110111102.TTTL与非非门的主主要参数数（1）导导通电源源电流IICCLL与截止止电源电电流ICCCH图1-2（b）图1-2（a）与非门在在不同的的工作状状态，电电源提供供的电

4、流流是不同同的，IICCLL是指输输出端空空载，所所有输入入端全部部悬空，与与非门处处于导通通状态，电电源提供供器件的的电流。IICCHH是指输输出端空空载，输输入端接接地，与与非门处处于截止止状态，电电源提供供器件的的电流。测测试电路路如图11-2(a)、（bb）所示示。通常常ICCCLIICCHH，它们的大大小标志志着与非非门在静静态情况况下的功功耗大小小。导通功耗耗：PCCCL=ICCCLUCC截止功耗耗：PCCCH=ICCCHUCC由于ICCCL较较大，一一般手册册中给出出的功耗耗是指PPCCLL。（2）低低电平输输入电流流IILL与高电电平输入入电流IIIHIIL是是指被测测输入端端

5、接地，其其余输入入端悬空空，流出出被测输输入端的的电流，如如图1-3（aa）所示示，在多多级门电电路中它它相当于于前级门门输出低低电平时时，后级向向前级门门灌入的的电流，因因此它的的大小关关系到前前级门的的灌电流流负载能能力，因因此希望望IILL小些。IIH是是指被测测输入端端接高电电平，其其余输入入端接地地，流入入被测输输入端的的电流，如如图1-3（bb）所示示，在多多级门电电路中它它相当于于前级门门输出高高电平时时，前级门门的拉电电流负载载，它的的大小关关系到前前级门的的拉电流流负载能能力，因因此希望望IIHH小些。由由于IIIH较小小，难以以测量，所所以一般般免于测测试此项项内容。图1-

6、3 (b)图1-3 (a)（3）扇扇出系数数NO图1-4扇出系数数是指门电电路能驱驱动同类类门的个个数，是是衡量门门电路负负载能力力的一个个参数，TTTL与与非门有有两种不不同性质质的负载载：灌电电流负载载和拉电电流负载载，因此此有两种种扇出系系数：低低电平扇扇出系数数NOLL、高电平平扇出系系数NOOH。低电平平扇出系系数NOOL测试试电路如如图1-4所示示，门的的输入端端全部悬悬空，输输出端接接灌电流流负载，调调节RWW使IOLL增大，UUOL随之之增高，当当UOLL达到UUOLM(手册册中规定定低电平平规范值值为0.44V)时时的IOOL就是是允许灌灌入的最最大负载载电流IIOLMM，则

7、 NOLL=NOLL的大小小主要受受输出低低电平时时，输出端端允许灌灌入的最最大负载载电流IIOLMM的限制制，如灌灌入的负负载电流流超出该该值，输输出低电电平将显显著升高高，以致致造成下下级门电电路的误误动作。 高电平平扇出系系数NOOH通常IIIHNOL,故故常以NNOL作为为门的扇扇出系数数。（4）电电压传输输特性与非门的的输出电电压UOO随输入入电压UUI而变化化的曲线线UO=f(UI)称为为电压传传输特性性，如图图1-5所示示。它是门电电路的重重要特性性之一，通通过它可可以知道道与非门门的一些些重要参参数，如如输出高高电平UUOH、输输出低电电平UOOL、关关门电平平UoFF、开开门

8、电平平UoN、阀值值电平UUT及抗干干扰容限限UNLL、UNHH等。电压传递递特性的的测试方方法很多多，最简简单的方方法是逐逐点测试试法，测测试电路路如图11-6所示，调调节电位位器RWW，逐点点测出输输入电压压UI及输出出电压UUo，绘成曲曲线。图1-6图1-5（5）平平均传输输延迟时时间tppd图1-7tpd是是衡量门门电路开开关速度度的参数数，是指指输出波波形边沿沿0.55Um点相对对于输入入波形对对应边沿沿0.55Um点的时时间延迟迟，如图图1-77所示。门电路的导通延迟时间为tpdL,截止延迟时间为tpdH,则平均时间tpd=（tpdL+tpdH）。tpd的测试方法如图1-8所示，此

9、时与非门作为非门使用，它的输出信号与输入信号是反相的，将三个门（奇数个门）首尾相接构成一个环形振荡器。由分析可知，这个电路的振荡周期T与门的平均延迟时间tpd的关系为tpd=，用示波器或频率计测出振荡波形uo的周期，则可求出tpd值。（需用50100MHz的示波器或频率计进行测量）图1-84输入双双与非门门74LLS200的主要要参数规规范如表表1-2所示示：表1-22参数名称称符号规范值单位测试条件件导通电流流ICCLL14mAUcc=5.55V,输输入端空空载，输输出端空空载截止电流流ICCHH7mAUcc=5.55V,输输入端接接地，输输出端空空载低电平输输入电流流IIL1.88mAUc

10、c=5.55V,被被测输入入端接地地，其它它输入端端悬空，输输出端空空载高电平输输入电流流IIH50AUcc=5.55V,被被测输入入端UIIH=22.4VV，其它它输入端端接地，输输出端空空载输出高电电平UOH2.44VUcc=5.55V,被被测输入入端UIIL=00.8VV，其它它输入端端悬空，输输出端IIOH=4400A输出低电电平UOL0.44VUcc=4.5VV,输入入端UOOH=22.0VV，输出出端IOOL=112.88mA扇出系数数NO8同UOHH 和UUOL平均传递递延迟时时间tpd30nsUcc=5V,输入端端输入信信号UIIN=33V，ff=2MMHz，ttv、tf=10

11、0155ns3TTTL集成成电路使使用注意意事项（以以TTLL与非门门为例）（1）接接插集成成块时，要要认清定定位标记记，不得得插反。（2）电电源电压压使用范范围+44.5VV+55.5VV之间，实实验中要要求使用用UCCC=+55V。电电源绝对对不允许许接错。（3）闲闲置输入入端处理理方法：(a) 悬空空，相当当于正逻逻辑“1”，对一一般小规规模电路的输输入端，实实验时允允许悬空空处理，但但是输入入端悬空空，易受受外界干扰扰，破坏坏电路逻逻辑功能能，对于于中规模模以上电电路或较较复杂的的电路，不不允许悬悬空。(b) 直接接接入UCCC或串串入一适适当阻值值的电阻阻（110KK）接入入UCCC

12、。(cc) 若若前级驱驱动能力力允许，可可以与有有用的输输入端并并联使用用。（4）输输出端不不允许直直接接+5V电电源或直直接接地地，否则则将导致致器件损损坏。（5）除除集电极极开路输输出器件件和三态态输出器器件外，不不允许几几个TTTL器件件输出端端并联使使用，否否则不仅仅会使电电路逻辑辑功能混混乱，并并会导致致器件损损坏。四实验验设备与与器件1ETTL系列列电子技技术实验验台或EEEL系系列数字字电子技技术实验验箱2示波波器3直流流电压表表、毫安安表44输输入双与与非门774LSS202五实验验内容实验前仔仔细检查查集成块块的标志志和在实实验台上上的位置置，特别别是电源源极性不不得接反反。

13、1验证证TTLL集成与与非门774LSS20的的逻辑功功能取任一个个与非门门连接实实验电路路，按其其管脚排排列图接接线，输输入端11、2、44、5分分别接数数据开关关A、BB、C、DD，输出出端6接接电平指指示器及及数字电电压表。改改变输入入端A、BB、C、DD的逻辑辑电平，逐逐个测试试集成块块中的两两个门，测测试结果果记入表表1-1中。2744LS220主要要参数的的测试（1）导导通电源源电流IICCLL和截止止电源电电流ICCCH按图1-2（aa）、（bb）电路路接线，把把毫安表表接在55伏电源源和144引脚之之间，注注意电流流表的量量程，将将测试结结果记入入表1-2中。（2）低低电平输输

14、入电流流IILL按图1-3（aa）接线线，测试试结果记记入表11-2中。（3）扇扇出系数数NO按图1-4电路路接线，把把毫安表表接在电电位器和和6引脚脚之间，注注意电流流表的量量程，电电压表接接在第66脚和接接地之间间，注意意电压表表的量程程。调节节电位器器，使电电压表的的数字慢慢慢从低低到高，当当电压表表的数字字到达00.4伏伏，测量量此时的的IOLLM，计计算NOO ，记记入表11-2中。表1-22ICCLL(mAA)ICCHH(mAA)IIL(uA)IOL(mA)NO=Tpd=(nss)（4）电电压传输输特性按图1-5电路接接线，把把电压表表接在电电位器和和第1引引脚与地地之间，注注意电

15、压压表的量量程，将将另一个个电压表表接在第第6引脚脚和地之之间，注注意电压压表的量量程 ，调调节电位位器，使使输入电电压表的的数字慢慢慢从低低到高，逐逐点测量量UI和UO的对应应值，记记入表11-3中。（5）平平均传输输延迟时时间tpd按电路图图1-5接线线，将示示波器的的扫描速速度调到到底，处处于最大大速度，观观测门电电路输出出脚的波波形，并并测量波波形的周周期。观观察不到到波形时时可以将将示波器器的“扫描速速度倍程程开关”压下或或拉出。表1-33UI(VV)00.20.40.60.80.91.01.21.62.02.43.0Uo(VV)六实验验报告1记录录和整理理实验结结果。2把测测得的7

16、74LSS20与与非门各各参数与与它的规规范值进进行比较较。3画出出实测电电压传输输特性曲曲线，并并从中读读出各有有关参数数值。实验二 CMMOS集集成逻辑辑门的参参数测定定一预习习要求1预习习CMOOS与非非门有关关内容，阅阅读CMMOS使使用规则则。2列出出各实验验内容的的测试表表格。3比较较CMOOS组件件与TTTL组件件有哪些些特点？在什么么场合下下选用CCMOSS组件？4CMMOS组组件电源源电压变变化对其其工作性性能有何何影响？5CMMOS组组件对输输入信号号有什么么要求？6CMMOS与与非门的的闲置输输入端应应如何处处理？二实验验目的1了解解CMOOS集成成门电路路的基本本性能和

17、和使用方方法。2学习习CMOOS集成成门电路路主要参参数的测测试方法法。三实验验原理CMOSS逻辑门门电路由由NMOOS和PPMOSS管组成成。它具具有功耗耗低、电电源电压压范围广广、输出出逻辑电电平摆幅幅大、噪噪声容限限高、输输入阻抗抗高、制制造工艺艺简单、可可靠性高高等优点点。本实验所所用CMMOS与与非门型型号为CCD40011，是是2输入入四与非非门。其其内部逻逻辑图及及引脚排排列如图图2-1（aa）、（bb）所示示。图2-1 (b)图2-1 (a)1CMMOS 与非门门的逻辑辑功能尽管CMMOS与与非门内内部电路路结构与与TTLL与非门门不同，但但它们的的逻辑功功能是完完全一样样的。

18、2CMMOS与与非门的的主要参参数CMOSS与非门门主要参参数的定定义及测测试方法法与TTTL相仿仿，简述述如下：（1）静静态功耗耗PD导通功耗耗PDLL=IDLLUDD截止功耗耗PDHH=IDHHUDD测试电路路如图22-2（aa）、（bb）所示示。CMMOS电电路的静静态功耗耗非常低低，一般般为微瓦瓦数量级级。图2-2 (b)图2-2 (a)（2）输输出高、低低电压UUOH和UOL图2-3 (a)图2-3 (b)输出高、低低电平通通常是指指在输出出端不带带任何负负载的情情况下测测量的。当当输入端端全部接接高电平平时，测测得的输输出电平平就是UUOL（0V）；当输入入端有一一个为低低电平时时

19、，对应应输出端端测得的的输出电电平就是是UOHH（UDD）。（3）拉拉电流和和灌电流流负载能能力（a）图图2-3（aa）所示示电路中中，输入入端接低低电平，输输出端接接拉电流流负载RRL，调节节RL，当UUOH下降降到111.5VV时所对对应的负负载电流流即为允允许的拉拉电流IIOH。图图中ROO=1KK是采样样电阻，只只要测出出RO上的电电压URRO，即即可求得得： IOHH=UROO/RO（b）图图2-3（bb）所示示电路中中，输入入端接高高电平，输输出端接接灌电流流负载RRL，调节节RL，当UUOL上升升到0.5V时时所对应应的负载载电流即即为IOOL。此此时： IOLL=UROO/RO

20、（4）电电压传输输特性CMOSS门电路路电压传传输特性性的测量量方法类类似于TTTL门门电路。图图2-4为逐逐点测量量电压传传输特性性的实验验电路。（5）平平均传输输延迟时时间tppd图 2-4由于CMMOS电电路的平平均传输输延迟时时间远大大于TTTL，所所以通常常可以用用示波器器直接进进行测量量，图22-5（aa）为测测量电路路，输入入f1000KHzz方波信信号，通通过隔离离门和延迟迟电容CC加到被被测门的输入入端，门门的输入入、输出出波形同同时送到到双踪示示波器的的YA、YB输入端端，由示示波器可可直接读读出tppdL、ttpdHH，如图图2-5（bb）所示示，则 ttpd=（ttpd

21、LL+tpdH）/2CMOSS与非门门CD440111的主要要参数规规范（UUDD=110V）图2-5 (b)图2-5 (a)图2-5 (a)图2-5 (a)a静态态电源电电流5Ab输出出低电平平 00.1VVc输出出高电平平 99.5VVd输出出驱动电电流 IOOL3000bA IIOH3300Ae最大大允许电电压 188Vf最小小允许电电压 3VVg输出出延迟时时间 tPPH 30001550nss tPLL 30001550nssh输入入电容 5PFF图 2-5 (a) 3CMOOS电路路使用注注意事项项：（1）UUDD接电电源正极极，USSS接电电源负极极（通常常接地），电电源绝对对不

22、容许许反接。（2）电电源电压压使用范范围+33V+18VV，实验验中一般般要求使使用+112V或或+5VV电源。工工作在不不同电源源电压下下的器件件，其输输出阻抗抗、工作作速度和和功耗也也会不同同，在设设计、使使用中应应引起注注意。（3）器器件输入入信号UUi，要求求在USSSUiUDD范围围内。（4）闲闲置输入入端一律律不准悬悬空，输输入端悬悬空不仅仅会造成成逻辑混混乱，而而且容易易损坏器器件。闲置输入入端的处处理方法法：（a）按按照逻辑辑要求，直直接接UUDD或UUSS。（b）工工作速度度不高的的电路中中，允许许与有用用输入端端并联使使用。（5）输输出端不不允许直直接与UUDD或UUSS连

23、接接，否则则将导致致器件损损坏。（6）除除三态器器件外，一一般不允允许几个个器件输输出端并并接使用用。为了了增加驱驱动能力力，允许许把同一一芯片上上电路并并联使用用，此时时器件的的输入端端与输出出端均对对应连接接。（7）电电烙铁和和测试仪仪器外壳壳必须良良好接地地。（8）若若信号源源与CMMOS器器件使用用两组电电源供电电，应先先开CMMOS电电源，并并最后关关闭CMMOS电电源。四实验验设备及及器件1ETTL系列列电子技技术实验验台或EEEL系系列数字字电子技技术实验验箱2示波波器3直流流电压表表、毫安安表 4数字字直流毫毫安表5CMMOS22输入四四与非门门CD4401111五实验验内容取

24、UDDD=+112V，UUSS接地地。按CCMOSS集成电电路使用用规则接接线及操操作。1验证证CD440111的逻辑辑功能参考实验验一有关关部分，记记录测试试结果。2测量量静态功功耗POO按图2-2（aa）接线线，测量量IOLL，计算算POLL，记录录之。按图2-2（bb）接线线，测量量IOHH，计算算POHH，记录录之。3测量量输出高高电平UUOH及输输出低电电平UOOL。4测量量拉电流流负载能能力IOOH及灌灌电流负负载能力力IOLL。按图2-3（aa）接线线，测量量UROO，计算算IOHH，记录录之。按图2-3（bb）接线线，测量量UROO，计算算IOLL，记录录之。5测量量电压传传输

25、特性性（1）取取UDDD=122V逐点测量量电压传传输特性性，并从从中读出出有关参参数值，记记录之。（2）取取UDDD=5VV重复上面面（1）内内容。6测量量平均传传输延迟迟时间ttpd按图2-5接线线，取方方波信号号，频率率大于1100KKHz，测测量tpdLL和tpddH，计计算tppd。六实验验报告1整理理实验数数据，绘绘出实验验曲线和和波形。2比较较CMOOS和TTTL与与非门参参数，并并总结电电路的特特点。3比较较CMOOS和TTTL与与非门的的电压传传输特性性，分析析它们的的特点。实验三 TTTL集电电极开路路门与三三态门的的应用一预习习要求1复习习TTLL集电极极开路门门和三态态

26、输出门门工作原原理。2计算算实验中中各RLL阻值，并并从中确确定实验验所用RRL值（选选标称值值）。3在使使用总线线传输时时，总线线上能不不能同时时接有OOC门与与三态输输出门？为什么么4画出出用OCC门实现现：“异或逻逻辑”、 “与或逻逻辑”的逻辑辑图。二实验验目的1掌握握TTLL集电极极开路门门逻辑功功能的测测试方法法及其应应用。2了解解TTLL集电极极开路门门电路的的负载电电阻RLL参数的的测试方方法及其其对集电电极开路路门的影影响。3掌握握TTLL三态输输出门（TTSL）的的逻辑功功能及应应用。三实验验原理 数字系系统中有有时需要要把两个个或两个个以上集集成逻辑辑门的输输出端直直接并联

27、联在一起起完成一一定的逻逻辑功能能。对于于普通的的TTLL门电路路，由于于输出端采用了了推拉式式输出电电路，无无论输出出是高电电平还是是低电平平，输出出阻抗都都很低。因因此，通通常不允允许将它它们的输输出端并并联在一一起使用用。图 3-1(b)图 3-1(a)集电极开开路门和和三态输输出门是是两种特特殊的TTTL门门电路，它它们允许许将输出出端直接接并联在在一起使使用。1TTTL集电电极开路路门（OOC门）本实验所所用OCC与非门门为2输输入四与与非门774LSS03，其其内部逻逻辑图及及引脚排排列如图图3-1(aa）、(bb)所示示。OCC与非门门的输出出管脚VV3是悬空空的，工工作时输输出

28、端必必须通过过一只外外接电阻阻RL和电源源相连，以以保证输输出电压压符合电电路要求求。OC与非非门的应应用主要要有以下下三个方方面：（1）利利用电路路的“线与”特性方方便的完完成某些些特定的的逻辑功功能。图3-22所示，将将两个OOC与非非门输出出端直接接并联在在一起，则则它们的的输出=即把两个个（或两两个以上上）OCC与非门门“线与”可完成成“与或非非”的逻辑辑功能。（2）实实现多路路信息采采集，使使两路以以上的信信息共用用一个传传输通道道（总线线）。（3）实实现逻辑辑电平的的转换，以以推动荧荧光数码码管、继继电器、MMOS器器件等多多种数字字集成电电路。图 3-3图 3-2OC与非非门输出

29、出并联应应用时负负载电阻阻RL的选择择：图3-33所示电电路由nn个OCC与非门门“线与”驱动有有m个输入入端的NN个TTTL与非非门，为为保证OOC与非非门输出出电平符符合逻辑辑要求，负负载电阻阻RL的选择择范围为为：RLmaax=RLmiin=式中：IIOHOC门门输出管管截止时时(输出高高电平UUOH)的漏电电流（约约50A）ILMOCC门输出出低电平平UOLL时，允允许的最最大灌入入负载电电流（约约20mmA）IIH负载载门高电电平输入入电流（50A）IIH 负载载门低电电平输入入电流（1.66mA）EORL外接电电源电压压nOOC门个个数N负负载门个个数m接接入电路路的负载载门输入入

30、端总个个数RL值须须小于RRLmaax，否否则UOOH将下降，RL值须大大于RLLminn，否则则UOHH将上升升，又因因为RLL的大小小会影响响输出波波形的边边沿时间间，在工工作速度度较高时时，RLL的值应应尽量选选取接近近RLmmin。除了OCC与非门门外，还还有其它它类型的的OC器器件，RRL的选选取方法法也与此此类同。 2TTTL三态态输出门门（TSSL门） TTL三三态输出出门是一一种特殊殊的门电电路，它它与普通通的TTTL门电电路结构构不同，它它的输出出端除了通常常的高电电平、低低电平两两种状态态外（这这两种状状态均为为低阻状状态），还还有第三三种输出出状态高阻阻状态，处处于高阻阻

31、状态时时，电路路与负载载之间相相当于开开路。图图3-4是三态态输出四四总线缓缓冲器的的逻辑符符L号，它它有一个个控制端端（又称称禁止端端或使能能端）,=0为为正常工工作状态态，实现现Y=AA的逻辑辑功能；=1为为禁止状状态，输输出Y呈呈现高阻阻状态。这这种在控控制端加加低电平平时电路路才能正正常工作作的工作作方式称称低电平平使能。图 3-5图 3-4三态输出出门按逻辑功功能及控控制方式式分为各种不不同类型型，在实实验中所所用的三三态门型型号是774LSS1255（三态态输出四四总线缓缓冲器），其引脚排列见图3-5，其功能表见表3-1。表3-11输入输出AYO001110高阻态1图 3-6三态电

32、路路主要用用途之一一是实现现总线传传输，即即用一个个传输通通道（称称总线），以以选通方方式传递递多路信信息。如如图3-6所示示，电路路把若干干个三态态TTLL电路输输出端直直接连接接在一起起构成三三态门总总线，要要求只有有需要传传输信息息的三态态控制端端处于使使能态（=0），其余各门均处于禁止状态（=1）。由于三态门输出电路结构与普通TTL电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将出现与普通TTL“线与”运用时同样的问题，因而是绝对不允许的。四实验验设备与与器件1ETTL系列列电子技技术实验验台或EEEL系系列数字字电子技技术实验验箱2示波波器3直流流电压表表 4744

33、LS0031 74LLS12251 74LLS0441五实验验内容1TTTL集电电极开路路与非门门74LLS033负载电电阻RLL的确定。图 3-7用两个集集电极开开路与非非门“线与”驱动一一个TTTL非门门（744LS004六非非门引脚脚排列如如图3-7所示示）。负负载电阻阻由一个个2000和一个个20K电电位器串串接而成成，取EEO=5VV，UOOH=33.5VV，UOOL=00.3VV，按图图3-8连接接实验电电路。接接通电源源，用数数据开关关改变两两个OCC门的输输入状态态，先使使OC门门“线与”输出高高电平，调调节RWW，使UOHH=3.5V，测测得此时时的RLL即为RLmaax，再

34、再使电路路输出低低电平，调调节RWW使UOL=00.3VV，测得得此时的的RL即为RLmiin。2集电电极开路路门的应应用（1）用用OC门门实现+实验时输输入变量量允许用用原变量量和反变变量，外外接负载电电阻值RRL自取合合适的值值。（2）用用OC门门实现异异或逻辑辑。（3）用用OC电电路作TTTL电电路驱动动CMOOS电路路的接口口电路，实实现电平平的转换换。实验电路路如图33-9所示示。图 3-8(a)在在电路输输入端加加不同的的逻辑电电平值，用用数字电电压表测测量集电电极开路路与非门门及CMMOS与与非门的的输出电电压值。(b)在在电路输输入端加加1KHHz方波波信号，用用示波器器观察A

35、A、B、CC各点电电压波形形幅值的的变化。3.三态态输出门门（1）测测试744LS1125三三态输出出门的逻逻辑功能能图 3-9三态门输输入端接接数据开开关，控控制端接接单脉冲冲源，输输出端接接电平指示示器。逐逐个测试试集成块块中四个个门的逻逻辑功能能，记入入表3-2中。 表3-22输入输出A001101图 3-10（2）三三态输出出门的应应用将四个三三态输出出缓冲器器按图33-10接接线，输输入端按按图示加加输入信信号，控控制端接接数据开关关，输出出端接电电平指示示器，先先使四个个三态门门的控制制端均为为高电平平“1”，即处处于禁止止状态，方方可接通通电源，然然后轮流流使其中中一个门门的控制

36、制端接低低电平“0”，观察察总线的的逻辑状状态，注注意，应应先使工工作的三三态门转转换为禁禁止状态态，再让让另一个个门开始始传递数数据，记记录实验验结果。六实验验报告1画出出实验电电路图，标标明外接接元件的的值。2整理理分析实验验结果，总结集电极开路门和三态输出门的优缺点。实验四 加法法器一预习习要求1复习习有关加加法器的的内容。2能否否用其他他逻辑门门实现半半加器和和全加器器？二实验验目的 1掌掌握TTTL半加加器和全全加器的的逻辑功功能的测测试方法法及其应应用。2掌握握TTLL中规模模集成电电路744LS1183逻逻辑功能能的测试试方法及及其应用用。3用中中规模集集成全加加器744LS11

37、83构构成三位位并行加加法电路路。三实验验原理在数字字系统中中，经常常需要进进行算术术运算，逻逻辑操作作及数字字大小比比较等操操作，实实现这些些运算功功能的电电路是加加法器。加加法器是是一种组组合逻辑辑电路，主主要功能能是实现现二进制制数的算算术加法法运算。半加器器完成两两个一位位二进制制数相加加，而不不考虑由由低位来来的进位位。其逻逻辑表达达式为逻辑符号号如图44-1所示示，Ann、Bn为输入入端，SSn为本位位和数输输出端，CCn为向高高位进位位输出端端。图44-2为用用与门和和异或门门实现加加法器的的电路图图。图 4-2图 4-1全加器是是带有进进位的二二进制加加法器，其其逻辑表表达式为

38、为=逻辑符号号如图44-3所示示，它有有三个输输入端AAn、Bn、Cn-11，Cn-1为低低位来的的进位输输入端，两两个输出出端为SSn、Cn。实现现全加器器逻辑功功能的方方案有多多种，图图4-4为用用与门、异异或门及及或门构构成的全全加器。图 4-4图 4-3中规模集集成电路路双全加加器744LS1183内内部逻辑辑图及引引脚排列列如图4-5(aa)、(b)所所示。图 4-6图 4-5(b)图 4-5(a)实现多位位二进制制数相加加有很多多种形式电电路，其其中比较较简单的的一种电路是是采用并并行相加加，逐位进进位的方方式。图图4-6所示示是三位位并行加加法电路路，能进进行两个个三位二二进制数

39、数A2、A1、A0和B2、B1、B0相加，最最低位由由于没有有来自更更低位的的进位，故故采用半半加器。如如果把全全加器的的Cn-1端接接地，即即可作为为半加器器使用。74LSS08、774LSS32、774LSS86的的引脚排排列相同同，故只只给出了了74LLS088引脚图图，如图图4-7所示示。图 4-7图 4-8四实验验设备及及器件1ETTL系列列电子技技术实验验台或EEEL系系列数字字电子技技术实验验箱22输输入四与与门744LS0082输入四四或门774LSS322输入四四异或门门74LLS866 双全加器器74LLS1883五实验验内容1分别别检查774LSS08、774LSS32、

40、774LSS86的的逻辑功功能。2用774LSS08和和74LLS866组成半半加器的的实验。参考图44-8连接接实验电电路，按按表4-1改变变输入端端状态，测测试半加加器的逻逻辑功能能，记录录之。表4-11输入输出A0B0S0C0000110113用774LSS08、774LSS86及及74LLS322构成一一位全加加器。参考图44-4连接接实验电电路，按按表4-2改变变输入端端状态，测测试全加加器的逻逻辑功能能，记录录之。表4-22AnBnCn-11SnCn0000010100111001011101114集成成全加器器74LLS1883的逻逻辑功能能的测试试输入端接接数据开开关，输输出端

41、接电平平指示器器，逐个个测试两两个全加加器的逻逻辑功能能，记录录之。5三位位加法电电路参考图44-9构构成三位位加法电电路，按按表4-3改变变三位加加数和被被加数，记记录相加加结果。表4-33加 数数被 加加 数数相 加加 结结 果果A2A1A0B2B1B0C2S2S1S0011010011100101110111111六实验验报告1整理理半加器器、全加加器实验验结果，总总结逻辑辑功能。图 4-92图 4-9对用用74LLS088、744LS886及774LSS32构构成的全全加器与与集成全全加器774LSS1833进行比比较。3讨论论三位加加法电路路实验结结果的正正确性。图 4-9图 4-9

42、图 4-9实验五 数据据选择器器一预习习要求1744LS1153双双四选一一数据选选择器，774LSS1511八选一一数据选选择器的的用途有有哪些？2设计计用四选选一实现现，画出出接线图图，列测测试表格格。3设计计用八选选一数据据选择器器实现三三人表决决电路。画画出接线线图及测测试表格格。4设计计用八选选一实现现，画出出接线图图，列测测试表格格。二实验验目的1学会会中规模模集成数数据选择择器的逻逻辑功能能的测试试方法。2学会会使用中中规模集集成电路路，用数数据选择择器设计组组合逻辑辑电路的的方法。三实验验原理数据选择择器是常常用的组组合逻辑辑部件之之一。它它由组合合逻辑电电路对数数字信号号进行

43、控制制来完成较较复杂的的逻辑功功能。他他有若干干个数据据输入端端D0、D1、，若干干个控制制输入端端A0、A1、和一个个输出端端Y0。在控控制输入入端加上上适当的的信号，即即可从多多个数据据输入源源中将所所需的数数据信号号选择出出来，送送到输出出端。使使用时也也可以在在控制输输入端加加上一组组二进制制编码程程序的信信号，使使电路按按要求输输出一串串信号，所所以它也也是一种种可编程程序的逻逻辑部件件。中规模集集成芯片片74LLS1553为双双四选一一数据选选择器，其其引脚排排列见图图5-1，逻逻辑功能能表见表表5-1。其中中D0、D1、D2、D3为四个数据据输入端端，Y为为输出端端，A11、A2为控制制输入端端。当11（=22）=11时电路路不工作作，此时时无论AA1、A2处于什什么状态态，输出出Y总为为零，当当1（=2）=0时，电电路正常常工作，被被选择的的数据送送到输出出端，如如A1A0=011，则选选中数据据D1输出。图 5-2 图 5-1 表5-11输入输出A