电子技术课程设计——数字钟bxlg.docx

《电子技术课程设计——数字钟bxlg.docx》由会员分享，可在线阅读，更多相关《电子技术课程设计——数字钟bxlg.docx（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子技术术课程设设计 数字字钟 学院：华科学学院 专业、班级：电气00622201HH 姓姓名：范范晓晶 学号：2000622205001044指导教教师：柴柴婷婷 20008年112月目录一、设计计任务与与要求2二、总体体框图22三、选择择器件5四、功能能模块166五、总体体设计电电路211六、设计计体会244一、设计计要求及及任务数字钟是是一种用用数字显显示秒、分分、时的的计时装装置，与与传统的的机械钟钟相比，它它具有走走时准确确、显示示直观、无无机械传传动装置置等优点点，因而而得到了了广泛的的应用：小到人人们日常常生活中中的电子子手表，大大到车站站、码头头、机场场等公共共场所的的大型数数

2、显电子子钟。多多功能数数字钟由由以下几几部分组组成：5555定定时器组组成的多多谐振荡荡器构成成秒脉冲冲发生器器；校正正电路；六十进进制的秒秒、分计计数器和和十二进进制的时时计数器器；秒、分分、时的的数码显显示部分分；报时时电路等等。具体体要求如如下：钟钟是一种种用数字字电路技技术实现现时、分分、秒计计时的装装置。通通过数字字钟的 制作进进一步了了解中小小规模集集成电路路。设计指示示：1、 时间以112小时时为一个个周期；2、 显示时、分分、秒；3、 具有校时时功能，可可以分别别对时、分分进行单单独校时时，使其其校正到到标准时时间；4、 计时过程程具有报报时功能能，当时时间到达达正点前前10秒

3、秒进行蜂蜂鸣报时时；5、 用5555多振荡荡器提供供表针时时间基准准信号。设计要求求：1、 画出电路路原理图图（或仿仿真电路路图）2、 元器件及及参数选选择；3、 电路仿真真；4、 接线及调调试。二、总体体框图1.数字字钟组成成电路的的总体框框图如下下图所示示：时显示器器分显示器器秒显示器器12进制制计数器器60进制制计数器器60进制制计数器器整点报时校时电路振 荡 器图一、总总体框图图2.设计计思路及及模块功功能 根据设设计任务务和要求求，对照照数字钟钟的总体体框图，可可以分以以下几部部分进行行模块化化设计。1. 秒脉冲发发生器秒脉冲冲发生器器是数字字钟的核核心部分分，它的的精度和和稳定度度

4、决定了了数字钟钟的质量量，本实实验可采采用5555定时时器组成成的多谐谐振荡器器发出秒秒脉冲即即1Hzz脉冲。电电路图如如下图所所示。图二、秒秒脉冲发发生器2. 计数译码码显示 秒、分分、时分分别为660、660和112进制制计数器器。秒、分分均为六六十进制制，即显显示000599，它们们的个位位为十进进制，十十位为六六进制。时时为十二二进制计计数器，显显示为000111，个个位仍为为十进制制，而十十位为二二进制，但但当十进进位计到到1，而个个位计到到2时清零零，就为为十二进制制了。 所有有计数器器的显示示均采用用DCDD-HEEX译码码显示器器。3. 校正电路路在刚刚开开机接通通电源时时，由

5、于于时、分分为任意意值，所所以，需需进行调调整。置置开关在在手动位位置，分分别对时时、分、秒秒进行单单独计数数，计数数脉冲由由秒脉冲输输入。4. 整点报时时电路当时计数数器在每每次计到到整点时时，需要要报时，这这可采用用译码电电路来解解决，即即当分为为59时时，且秒秒计数到到50时，输输出一高高电平，经经过一三三极管驱驱动喇叭叭鸣叫，完完成整点点报时，时时间持续续十秒。三、选择择器件实验所用用器件如如下：表一实验验所用器器件序号器件功能器件数174LSS1600可预置BBCD异异步清零零十进制制加法计计数器6片274LSS04反相器4片374LSS002输入端端四与非非门1片474LSS082

6、输入端端四与门门1片5555用于构成成多谐振振荡器1片7三极管880999放大驱动动1个8扬声器11/4WW,8鸣叫报时时1个9电容（00.1772 uuF）用于构成成多谐振振荡器1个10电容（00.011uF）1个11电阻（11.4KK）2个12电阻（1100）1个13电位器(4.77K)用于构成成连续脉脉冲电路路1个14电阻(2200)1个15单刀双掷掷开关用于校正正电路4个16数字电子子技术实实验箱搭接硬件件调试结结果1个17直流稳压压电源各一个各器件的的逻辑框框图、逻逻辑符号号、逻辑辑功能表表、内部部原理图图及逻辑辑功能分分别如下下： 11.744LS004仔细观察察一下三三极管组组成

7、的开开关电路路即可发发现，当当输入为为高电平平时输出出等于低低电平，而而输入为为低电平平时输出出等于高高电平。因因此输出出与输入入的电平平之间是是反向关关系，它它实际上上就是一一个非门门。（亦亦称反向向器）。在一些实实用的反反向器电电路中，为为了保证证在输入入低电平平时三极极管可靠靠地截止止，常在在三极管管的基极极连接一一个电阻阻R和一一个负电电源VEEE。由由于接入入了电阻阻R2和负电电源VEEE,即即使输入入的低电电平信号号稍大于于零，也也能使三三极管的的基极为为负电位位，从而而使三极极管能可可靠地截截止，输输出为高高电平。当输入信信号为高高电平时时，应保保证三极极管工作作在深度度饱和状状

8、态，以以使输出出电平接接近于零零。为此此，电路路参数的的配合必必须合适适，保证证提供给给三极的的基极电电流大于于深度饱饱和的基基极电流流。 所用芯片片74LLS044是一个个有六个个反相器器的芯片片，其逻逻辑框图图如下图图所示：图三、芯芯片744LS004管脚脚图逻辑功能能表如下下图：表二744LS004逻辑辑功能表表逻辑函数数式Y= A逻辑功能能描述如如下：当输入端端为低电电平0时时，输出出端为高高电平11；当输入端端为低电电平1时时，输出出端为高高电平00；即输出端端的电平平与输入入端的电电平总是是相反的的。2.744LS00074系列列与非门门的电线线电缆与与三极管管组成的的TTLL反相

9、器器的典型型电路的的区别在在于输入入端改成成了夺发发射极三三极管。多发射极极三极管管的基区区和集电电区是共共用的，而而在P区区的基区区上制作作了两个个（或多多个）高高掺杂的的N型区区，形成成了两个个互相独独立的发发射极。我我们可以以把多发发射极三三极管看看作两个个发射极极独立而而基极和和集电极极分别并并联在一一起的三三极管多多发射极极三极管管可实现现与运算算。所用芯片片74LLS000，其逻逻辑框图图如下图图所示：图四、芯芯片744LS000逻辑辑框图逻辑符号号图：图五、芯芯片744LS000逻辑辑符号逻辑功能能表如下下图：表三744LS000逻辑辑功能表表逻辑函数数式Y=AB 逻逻辑功能能描

10、述如如下： 其其中A、BB为输入入端，YY为输出出端。当输入端端A=00，B=0时，输输出端YY为高电电平，即即Y=11； 当当输入端端A=00，B=1时，输输出端YY为高电电平，即即Y=11； 当当输入端端A=11，B=0时，输输出端YY为高电电平，即即Y=11； 当当输入端端A=11，B=1时，输输出端YY为低电电平，即即Y=00； 即即两个输输入端AA、B的的输入电电平只要要有一个个是低电电平0，输输出端YY就为高高电平11；只有有A、BB两个输输入端的的电平同同时为11时，输输出端YY才为低低电平00。3.5555图六、5555芯芯片内部部结构图六为国国产双极极型定时时器CBB5555

11、内部电路路结构原原理图。它它是由比比较器CC1和C2，基本本RS触触发器和和集电极极开路的的放电三三极管TTD三部分分组成。其中VHH是比较较器C11的输入入端，vv12是比比较器CC2的输入入端。CC1和C2的参考考电压VVR1和VVR2由VVCC经三三个五千千欧电阻阻分压给给出。在在控制电电压输入入端VCCO悬空空时，VVR1=22/3VVCC,VVR2=11/3VVCC。如如果VCCO外接接固定电电压，则则VR11=VCOO,VR22=1/2VCCO. RD是是置零输输入端。只只要在RRD端加上上低电平平，输出出端v00便立即即被置成成低电平平，不受受其他输输入端状状态的影影响。正正常工

12、作作时必须须使RDD处于高高电平。图图中的数数码18为器器件引脚脚的编号号。555定定时器是是一种中中规模集集成电路路，只要要在外部部配上适适当阻容容元件，就就可以方方便地构构成脉冲冲产生和和整形电电路。555集集成定时时器由五五个部分分组成：1、 基本RSS触发器器：由两两个“与非”门组成成2、 比较器：C1、CC2是两两个电压压比较器器3、 分压器：阻值均均为5千欧的的电阻串串联起来来构成分分压器，为为比较器器C1和和C2提提供参考考电压。4、 晶体管开开卷和输输出缓冲冲器：晶晶体管VVT构成成开关，其其状态受受端控制制。输出出缓冲器器就是接接在输出出端的反反相器GG3，其其作用是是提高定

13、定时器的的带负载载能力和和隔离负负载对定定时器的的影响。其逻辑框框图如下下：图七、逻逻辑框图图逻辑符号号如下：图八、5555逻逻辑符号号逻辑功能能表如下下图：表四 5555逻逻辑功能能表输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变逻辑功能能描述如如下：555定定时器的的主要功功能取决决于比较较器，比比较器的的输出控控制RSS触发器器和放电电管T的的状态。图图中RD为复位位输入端端，当RRD为低电电平时，不不管其他他输入端端的状态态如何，输输出v0为低电电平。因因此在正正常工作作时，应应将其接接高电平平。由由图可知知，当55脚悬空空

14、时，比比较器CC1和C2比较电电压分别别为2/3VCC和11/3VVCC。当vvI122/3VVCC，vI211/3VVCC时，比比较器CC1输出低低电平，比比较器CC2输出高高电平，基基本RSS触发器器被置00,放电电三极管管T导通通，输出出端vO为低电电平。 当vvI122/3VVCC，vI211/3VVCC时，比比较器CC1输出高高电平，比比较器CC2输出低低电平，基基本RSS触发器器被置11,放电电三极管管T截止止，输出出端vO为高电电平。当vvI111/3VVCC时，基基本RSS触发器器R =11、S =1,触发器器状态不不变，电电路亦保保持原状状态不变变。综合合上述分分析，可可得5

15、555定时时器功能能表如表表10.11.1所示示。如果果在电压压控制端端（5脚脚）施加加一个外外加电压压（其值值在0-VCC之间间），比比较器的的参考电电压将发发生变化化，电路路相应的的阈值、触触发电平平也将随随之变化化，进而而影响电电路的工工作状态态。 44.744LS116074LSS1600为十进进制同步步加法计计数器逻辑框图图如图：逻辑符符号如图图：图十、774LSS1600逻辑符符号图九、774LSS1600逻辑框框图逻辑功能能表如下下：表五、774LSS1600逻辑功功能CPEP EET工作状态态0置零10预置数110 1保持11 0保持（但但C=00）111 1计数逻辑功能能描述

16、如如下：由逻辑图图与功能能表知，在在CT774LSS1600中LDD为预置置数控制制端，DD0-DD3为数数据输入入端，CC为进位位输出端端，RDD为异步步置零端端，Q00-Q33位数据据输出端端，EPP和ETT为工作作状态控控制端。当RC=0时所所有触发发器将同同时被置置零，而而且置零零操作不不受其他他输入端端状态的的影响。当当RC=1、LLD=00时，电电路工作作在预置置数状态态。这时时门G116-GG19的的输出始始终是11，所以以FF00-FFF1输入入端J、KK的状态态由D00-D33的状态态决定。当当RC=LDD=1而而EP=0、EET=11时，由由于这时时门G116-GG19的的

17、输出均均为0，亦亦即FFF0-FFF3均均处在JJ=K=0的状状态，所所以CPP信号到到达时它它们保持持原来的的状态不不变。同同时C的的状态也也得到保保持。如如果ETT=0、则则EP不不论为何何状态，计计数器的的状态也也保持不不变，但但这时进进位输出出C等于于0。当当RC=LDD=EPP=ETT=1时时，电路路工作在在计数状状态。从从电路的的00000状态态开始连连续输入入16个个计数脉脉冲时，电电路将从从11111的状状态返回回00000的状状态，CC端从高高电平跳跳变至低低电平。利利用C端端输出的的高电平平或下降降沿作为为进位输输出信号号。其内部原原理图如如下图所所示： 图十一、74LLS

18、1660内部部原理图图5.744LS008最简单的的与门可可以用二二极管和和电阻组组成。774LSS08是是四组二二输入端端的与门门。其逻辑框框图如下下图：图十二、74LLS088逻辑框框图其逻辑符符号如下下图：图十三、74LLS088逻辑符号号其逻辑功功能表如如下：表六、774LSS08逻逻辑功能能1A1B1Y2A2B2Y3A3B3Y4A4B4Y000000000000010010010010100100100100111111111111其逻辑功功能描述述如下：当两个输输入端AA=0，BB=0时时，输出出端Y为为低电平平0，即即Y=00；当两个输输入端AA=0，BB=1时时，输出出端Y为为

19、低电平平0，即即Y=00；当两个输输入端AA=1，BB=0时时，输出出端Y为为低电平平0，即即Y=00；当两个输输入端AA=1，BB=1时时，输出出端Y为为低电平平1，即即Y=11； 即即只要两两个输入入端A、BB的输入入电平有有一个是是低电平平0，输输出端YY即为低低电平00；只有有A、BB的输入入电平全全为1，输输出端YY才为高高电平11。6.LEED LED是是发光二二极管LLighht EEmitttinng DDiodde的英英文缩写写。LED显显示屏是是由发光光二极管管排列组组成的一一显示器器件。它它采用低低电压扫扫描驱动动，具有有：耗电电少、使使用寿命命长、成成本低、亮亮度高、故

20、故障少、视视角大、可可视距离离远、规规格品种种全等特特点。目目前LEED显示示屏作为为新一代代的信息息传播媒媒体，已已经成为为城市信信息现代代化建设设的标志志。管脚脚分别别接输出出段的、图形形显示如如下图所所示：图十四、LED显示屏四、功能能模块四、功能能模块 1.秒秒脉冲发发生器本实验采采用5555定时时器组成成多谐振振荡器来来产生11Hz的的秒脉冲冲。电路路图如下下图十五五所示：图十五.秒脉冲冲发生器器电路图图利用Muultiism220011的仿真真结果如如下图所所示：图十六、连连续脉冲冲电路仿仿真结果果2.计数数译码显显示 这一部部分均采采用中规规模集成成电路774LSS1600实现秒

21、秒、分、时时的计数数，其中中秒、分分为600进制，时时为122进制。从从下图可可发现秒秒、分两两组六十十进制计计数电路路完全相相同。当当计数到到59时时，再来来一个脉脉冲变成成00，然然后再重重新开始始计数。图图中用“同利用用“异步清清零”反馈到到CR端端，而实实现个位位十进制制，十位位六进制制功能。时为十二二进制，当当开始计计数时，个个位按十十进制计计数，当当计到111时，这这时再来来一个脉脉冲，应应该回到到“零”。所以以，这里里必须使使个位既既能完成成十进制制计数，又又能在高高低位满满足“11”这一数数字后，计计数器清清0，图图中采用用了十位位的1和和个位的的2相“与非”后再清清0。 所有

22、有计数器器的显示示均采用用DCDD-HEEX译码码显示器器。计数译码码显示电电路如下下图十七七所示。图十七、计计数译码码显示电电路3.校正正电路 在刚刚刚开机接接通电源源时，由由于时、分分、为任任意值，所所以，需需进行调调整。置置开关在在手动位位置，分分别对时时、分进进行单独独计数，计计数脉冲冲由秒脉脉冲产生生。将开开关打到到手动校校正的位位置，即即可对时时、分进进行校正正。校正电路路如下图图十八所示示。图十八、校校正电路路图数字钟的的校正部部分主要要是通过过开关实实现的。当当需要进进行校正正时，将将开关JJ1打开开，J22打到+5V时时为分校校正,JJ3打到到+5VV，J44打到上上面时为为

23、时校正正。4.整点点报时电电路当时计数数器在每每次计到到整点时时，需要要报时，这这可采用用译码电电路来解解决，即即当分为为59时时，则秒秒在计数数到500时，输输出一高高电平，经经过一三三极管驱驱动喇叭叭鸣叫，完完成整点点报时，图图中用灯灯泡代替替三极管管和喇叭叭。整点报时时电路如如下图所所示图十九、整整点报时时电路图图图中数字字钟显示示六点五十十九分五五十一秒，图图中灯泡泡发光。五、总体体设计电电路图 总总体电路路原理图图如下图图九所示示。 本本次设计计的总体体电路整整体工作作原理大大体描述述如下： 11.首先先，由5555定定时器组组成一个个多谐振振荡器得得到1HHZ的秒秒脉冲，秒秒脉冲发

24、发生器的的输出端端接到每每个计数数器的时时钟输入入端。2.数字字钟的分分、秒计计数部分分均为六六十进制制计数器器（显示示0059），采采用两片片74LLS1660来实实现。个个位为十十进制，十十位为六六进制，当当个位计计数到99时，再再来一个个脉冲变变成0，同同时产生生一个进进位信号号，给十十位提供供一个脉脉冲，使使十位计计数加11。而数数字钟的的时计数数部分为为十二进制制计数器器（显示示0011），也也是采用用两片774LSS1600实现。当当开始计计数时，个个位按十十进制计计数，当当计到111时，这这时再来来一个脉脉冲，回回到“零”。所以以，这里里必须使使个位既既能完成成十进制制计数，又又

25、能在高高低位满满足“11”这一数数字后，十十计数器器清0，图图中采用用了十位位的1和个位位的2相“与非”后再清清0。当当秒计数数器计到到59时时，再来来一个脉脉冲变成成00，同同时产生生一个进进位信号号给分计计数器的的CP输输入端；当分计计数器计计到599时，再再来一个个脉冲变变成000，同时时产生一一个进位位信号给给时计数数器的CCP输入入端；当当时计数数器计到到11时时，再来来一个脉脉冲变成成00。 33.数字字钟的校校正部分分主要是是通过开开关实现现的。当当需要进进行校正正时，将将开关JJ1打开开，J22打到+5V时时为分校校正,JJ3打到到+5VV,J44打到上上面时为为时校正正。 4

26、4.当计计数器在在每次计计到整点点时，需需要提前前十秒报报时，这这可采用用译码电电路来解解决，即即当分为为59时时，且秒秒计数到到50时，输输出一高高电平，经经过一三三极管驱驱动喇叭叭鸣叫，完完成整点点报时。 利利用Muultiism软软件对整整个电路路进行仿仿真，结结果正确确后，在在数字实实验箱上上验证所所设计的的整体电电路，结结果正确确。图二十、总总体电路路图六、设计计体会1 实实验过程程中遇到到的问题题及解决决方法 时时间计数数电路的的连接与与测试 六进制制、十进进制都没没有什么么大的问问题，只只是芯片片引脚的的老问题题，只要要重新插插过芯片片就可以以解决了了。但在在六十进进制时，按按图

27、接线线后发现现，显示示器上的的数字总总是1000进制制的，而而不是六六十进制制，检测测后发现现无论是是线路的的连通还还是芯片片的接触触都没有有问题。最最后，在在重对连连线时发发现是线线路接错错引脚造造成的，改改过之后后，显示示就正常常了。 校校正电路路 因上上面程因因引脚接接错而造造成错误误，所以以校正电电路是完完全按照照仿真图图所连的的，在测测试时，开开始进行行时校时时时，没没有出现现问题，但但当进行行到分校校时时，发发现计数数电路的的秒电路路开始乱乱跳出错错。因此此，电路路一定是是有地方方出错了了，在反反复对照照后，发发现是因因为在接接入校正正电路时时忘了把把秒十位位和分个个位之间间的连线

28、线拿掉而而造成的的，因此此，在接接线时一一定要注注意把不不要的多多余的线线拿掉。 2 设计体体会 通通过这次次对数字字钟的设设计与制制作，让让我了解解了设计计电路的的程序，也也让我了了解了关关于数字字钟的原原理与设设计理念念，要设设计一个个电路总总要先用用仿真仿仿真成功功之后才才实际接接线的。但但是最后后的成品品却不一一定与仿仿真时完完全一样样，因为为，再实实际接线线中有着着各种各各样的条条件制约约着。而而且，在在仿真中中无法成成功的电电路接法法，在实实际中因因为芯片片本身的的特性而而能够成成功。所所以，在在设计时时应考虑虑两者的的差异，从从中找出出最适合合的设计计方法。 通过这这次学习习，让

29、我我对各种种电路都都有了大大概的了了解，所所以说，坐坐而言不不如立而而行，对对于这些些电路还还是应该该自己动动手实际际操作才才会有深深刻理解解。 11. 要要求学生生根据原原理和芯芯片引脚脚图，分分功能设设计原理理图，并并根据接接线顺序序分步骤骤验证。 2. 容易出出现故障障为接触触不良。 a) 集成块块引脚方方向预先先弯好对对准面包包板的金金属孔，再再小心插插入。 b) 导线的的剥线长长度与面面包板的的厚度相相适应（比比板的厚厚度稍短短）。 c) 导线的的裸线部部分不要要露在板板的上面面，以防防短路。 d) 导线要要插入金金属孔中中央。 3. 按照原原理图接接线时首首先确保保可靠的的电源和和接地。 4. 注意芯芯片的控控制引脚脚必须正正确接好好。 55. 检检查故障障时除测测试输入入、输出出信号外外，要注注意电源源、接地地和控制制引脚。 6. 要注意意芯片引引脚上的的信号与与面包板板上插座座上信号号是否一一致（集集成块引引脚与面面包板常常接触不不良）。7. 接校时电路时可接模拟信号输入（如1Hz和2Hz）测试输出信号的切换正确后，再将秒进位和分进位信号接到校时电路，再接校时电路输出到分计数器和时计数器。