PCB设计技巧百问_qpx.docx

《PCB设计技巧百问_qpx.docx》由会员分享，可在线阅读，更多相关《PCB设计技巧百问_qpx.docx（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCB设设计技巧巧百问1、如何何选择PPCB板板材？选择PCCB板材材必须在在满足设设计需求求和可量量产性及及成本中中间取得得平衡点点。设计计需求包包含电气气和机构构这两部部分。通通常在设设计非常常高速的的PCBB板子(大于GGHz的的频率)时这材材质问题题会比较较重要。例例如，现现在常用用的FRR-4材材质，在在几个GGHz的的频率时时的介质质损(ddiellecttricc looss)会对信信号衰减减有很大大的影响响，可能能就不合合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否合用用。 2、如何何避免高高频干

2、扰扰？避免高频频干扰的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(CCrossstaalk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加grrounnd gguarrd/sshunnt ttracces在在模拟信信号旁边边。还要要注意数数字地对对模拟地地的噪声声干扰。 3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗匹配的的因素有有信号源源的架构构和输出出阻抗(outtputt immpeddancce)，走走线的特特性阻抗抗，负载载端的特特性，走走线的拓拓朴(ttopoologg

3、y)架架构等。解解决的方方式是靠靠端接(terrminnatiion)与调整整走线的的拓朴。 4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此此间距由由差分阻阻抗决定定)要一一直保持持不变，也也就是要要保持平平行。平平行的方方式有两两种，一一为两条条线走在在同一走走线层(sidde-bby-ssidee)，一一为两条条线走在在上下相相邻两层层(ovver-undder)。一般般以前者者sidde-bby-ssidee实现的的方式较较多。 5、对于于只有一一个输出出端的时时钟信号号线，如如何实现现差分布布线？

4、要用差分分布线一一定是信信号源和和接收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。 6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会会加, 其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。 7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间距距会影响响到差分分阻抗(diffferrenttiall immpeddancce)的的值, 此值是是设计差差分对的的重要参参数。需需要平行行也是因因为要保保持差分分

5、阻抗的的一致性性。若两两线忽远远忽近, 差分分阻抗就就会不一一致, 就会影影响信号号完整性性(siignaal iinteegriity)及时间间延迟(timmingg deelayy)。 8、如何何处理实实际布线线中的一一些理论论冲突的的问题 1. 基基本上, 将模模/数地地分割隔隔离是对对的。 要注意意的是信信号走线线尽量不不要跨过过有分割割的地方方(mooat), 还还有不要要让电源源和信号号的回流流电流路路径(rretuurniing currrennt ppathh)变太太大。 2. 晶晶振是模模拟的正正反馈振振荡电路路, 要要有稳定定的振荡荡信号, 必须须满足lloopp gaai

6、n与与phaase的的规范, 而这这模拟信信号的振振荡规范范很容易易受到干干扰, 即使加加grooundd guuardd trracees可能能也无法法完全隔隔离干扰扰。 而而且离的的太远, 地平平面上的的噪声也也会影响响正反馈馈振荡电电路。 所以, 一定定要将晶晶振和芯芯片的距距离进可可能靠近近。 3. 确确实高速速布线与与EMII的要求求有很多多冲突。 但基本本原则是是因EMMI所加加的电阻阻电容或或ferrritte bbeadd, 不不能造成成信号的的一些电电气特性性不符合合规范。 所以, 最好好先用安安排走线线和PCCB叠层层的技巧巧来解决决或减少少EMII的问题题, 如如高速信信

7、号走内内层。 最后才才用电阻阻电容或或ferrritte bbeadd的方式式, 以以降低对对信号的的伤害。 9、如何何解决高高速信号号的手工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。 各家EEDA公公司的绕绕线引擎擎能力和和约束条条件的设设定项目目有时相相差甚远远。 例例如, 是否有有足够的的约束条条件控制制蛇行线线(seerpeentiine)蜿蜒的的方式, 能否否控制差差分对的的走线间间距等。 这会影影响到自自动布线线出来的的走线方方式是否否能符合合设计者者的想法法。 另另外, 手动调调整布线

8、线的难易易也与绕绕线引擎擎的能力力有绝对对的关系系。 例例如, 走线的的推挤能能力, 过孔的的推挤能能力, 甚至走走线对敷敷铜的推推挤能力力等等。 所以, 选择择一个绕绕线引擎擎能力强强的布线线器, 才是解解决之道道。 10、关关于teest couuponn。 ttestt cooupoon是用用来以TTDR (Tiime Dommainn Reefleectoometter) 测量量所生产产的PCCB板的的特性阻阻抗是否否满足设设计需求求。 一般要控控制的阻阻抗有单单根线和和差分对对两种情情况。 所以， tesst ccouppon上上的走线线线宽和和线距(有差分分对时)要与所所要控制制的

9、线一一样。 最重要要的是测测量时接接地点的的位置。 为了减减少接地地引线(grooundd leead)的电感感值， TDRR探棒(proobe)接地的的地方通通常非常常接近量量信号的的地方(proobe tipp)， 所以，test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。详情参考如下链接1. http:/www.P (点选Application notes) 11、在在高速PPCB设设计中，信信号层的的空白区区域可以以敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。 只只是在高高速信号号线旁敷敷

10、铜时要要注意敷敷铜与信信号线的的距离， 因为所所敷的铜铜会降低低一点走走线的特特性阻抗抗。 也也要注意意不要影影响到它它层的特特性阻抗抗， 例例如在dduall sttripplinne的结结构时。 12、是是否可以以把电源源平面上上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源和地地平面之之间的信信号是否否可以使使用带状状线模型型计算？是的，在在计算特特性阻抗抗时电源源平面跟跟地平面面都必须须视为参参考平面面。 例例如四层层板: 顶层-电源层层-地层层-底层层， 这这时顶层层走线特特性阻抗抗的模型型是以电电源平面面为参考考平面的的微带线线模型。 13、在在高密度度印制板板上通过过软件

11、自自动产生生测试点点一般情情况下能能满足大大批量生生产的测测试要求求吗？一般软件件自动产产生测试试点否满满足测试试需求必必须看对对加测试试点的规规范是否否符合测测试机具具的要求求。另外外，如果果走线太太密且加加测试点点的规范范比较严严，则有有可能没没办法自自动对每每段线都都加上测测试点，当当然，需需要手动动补齐所所要测试试的地方方。 14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIP pinn)当测测试点)可能加加在线上上或是从从线上

12、拉拉一小段段线出来来。前者者相当于于是加上上一个很很小的电电容在线线上，后后者则是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(edgge rratee)有关关。影响响大小可可透过仿仿真得知知。原则则上测试试点越小小越好(当然还还要满足足测试机机具的要要求)分分支越短短越好。 15、若若干PCCB组成成系统，各各板之间间的地线线应如何何连接？各个PCCB板子子相互连连接之间间的信号号或电源源在动作作时，例例如A板板子有电电源或信信号送到到B板子子，一定定会有等等量的电电流从地地层流回回到A板板子 (此为K

13、Kircchofff ccurrrentt laaw)。这这地层上上的电流流会找阻阻抗最小小的地方方流回去去。所以以，在各各个不管管是电源源或信号号相互连连接的接接口处，分分配给地地层的管管脚数不不能太少少，以降降低阻抗抗，这样样可以降降低地层层上的噪噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例例如，在在某处制制造低阻阻抗，让让大部分分的电流流从这个个地方走走)，降降低对其其它较敏敏感信号号的影响响。 16、能能介绍一一些国外外关于高高速PCCB设计计的技术术书籍和和资料吗吗？现在高速速数字电电路的应应用有通

14、通信网路路和计算算机等相相关领域域。在通通信网路路方面，PPCB板板的工作作频率已已达GHHz上下下，迭层层数就我我所知有有到400层之多多。计算算机相关关应用也也因为芯芯片的进进步，无无论是一一般的PPC或服服务器(Serrverr)，板板子上的的最高工工作频率率也已经经达到4400MMHz (如RRambbus) 以上上。因应应这高速速高密度度走线需需求，盲盲埋孔(bliind/burriedd viias)、miircrroviias及及buiild-up制制程工艺艺的需求求也渐渐渐越来越越多。 这些设设计需求求都有厂厂商可大大量生产产。 以以下提供供几本不不错的技技术书籍籍： 1.Ho

15、owarrd WW. JJohnnsonn，“Higgh-SSpeeed DDigiitall Deesiggn A Hanndboook of Blaack Maggic”； 2.Sttephhen H. Halll，“Higgh-SSpeeed DDigiitall Syysteem DDesiign”； 3.Brriann Yaang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。 17、两两个常被被参考的的特性阻阻抗公式式： a.微带带线(mm

16、icrrosttripp) Z=87/sqqrt(Er+1.441)lnn5.98HH/(00.8WW+T) 其其中，WW为线宽宽，T为为走线的的铜皮厚厚度，HH为走线线到参考考平面的的距离，EEr是PPCB板板材质的的介电常常数(ddiellecttricc coonsttantt)。此此公式必必须在00.1(W/H)2.00及1(Err)115的情情况才能能应用。 b.带状状线(sstriipliine) Z=60/sqrrt(EEr)ln4H/0.67(T+0.88W) 其其中，HH为两参参考平面面的距离离，并且且走线位位于两参参考平面面的中间间。此公公式必须须在W/H00.355及T/

17、H1000MHHz）高高密度PPCB设设计中的的技巧? 在设设计高速速高密度度PCBB时，串串扰(ccrossstaalk intterffereencee)确实实是要特特别注意意的，因因为它对对时序(timmingg)与信号完完整性(siggnall innteggritty)有有很大的的影响。以以下提供供几个注注意的地地方： 1.控控制走线线特性阻阻抗的连连续与匹匹配。 2.走走线间距距的大小小。一般般常看到的的间距为为两倍线线宽。可可以透过过仿真来来知道走走线间距距对时序序及信号号完整性性的影响响，找出出可容忍忍的最小小间距。不不同芯片片信号的的结果可可能不同同。 3.选择适适当的端端接

18、方式式。 44.避免免上下相相邻两层层的走线线方向相相同，甚甚至有走走线正好好上下重重迭在一一起，因因为这种种串扰比比同层相相邻走线线的情形形还大。 55.利用用盲埋孔孔(bllindd/buurieed vvia)来增加加走线面面积。但但是PCCB板的的制作成成本会增增加。 在实际际执行时时确实很很难达到到完全平平行与等等长，不不过还是要尽量量做到。除除此以外外，可以以预留差差分端接接和共模模端接，以以缓和对对时序与与信号完完整性的的影响。 23、模模拟电源源处的滤滤波经常常是用LLC电路路。但是是为什么有有时LCC比RCC滤波效效果差？ LCC与RCC滤波效效果的比比较必须须考虑所所要滤掉

19、掉的频带带与电感感值的选选择是否否恰当。 因为电电感的感感抗(rreacctannce)大小与电感值值和频率率有关。如如果电源源的噪声声频率较较低，而而电感值值又不够够大，这这时滤波波效果可可能不如如RC。但但是，使使用RCC滤波要要付出的的代价是是电阻本本身会耗能，效效率较差差，且要要注意所所选电阻阻能承受受的功率率。 224、滤滤波时选选用电感感，电容容值的方方法是什什么？电电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率外，还还要考虑虑瞬时电电流的反反应能力力。如果果LC的的输出端端会有机机会需要要瞬间输输出大电电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波噪

20、声声(riipplle nnoisse)。 电容值值则和所所能容忍忍的纹波波噪声规规范值的的大小有有关。纹纹波噪声声值要求求越小，电电容值会会较大。而而电容的的ESRR/ESSL也会会有影响。 另外，如如果这LLC是放放在开关关式电源源(swwitcchinng rreguulattionn poowerr)的输输出端时时，还要要注意此此LC所所产生的的极点零零点(ppolee/zeero)对负反反馈控制(neggatiive feeedbaack conntrool)回回路稳定定度的影影响。 25、如如何尽可可能的达达到EMMC要求求，又不不致造成成太大的的成本压压力？ PCBB板上会会因E

21、MMC而增加的成成本通常常是因增增加地层层数目以以增强屏屏蔽效应应及增加加了feerriite beaad、cchokke等抑抑制高频频谐波器器件的缘缘故。除除此之外外，通常常还是需需搭配其其它机构上的的屏蔽结结构才能能使整个个系统通通过EMMC的要要求。以以下仅就就PCBB板的设设计技巧巧提供几几个降低低电路产产生的电电磁辐射射效应。 1、尽尽可能选选用信号号斜率(sllew ratte)较较慢的器器件，以以降低信信号所产产生的高高频成分分。 22、注意意高频器器件摆放放的位置置，不要要太靠近近对外的的连接器器。 33、注意意高速信信号的阻阻抗匹配，走走线层及及其回流流电流路路径(rretu

22、urn currrennt ppathh)， 以减少少高频的的反射与与辐射。 4、在在各器件件的电源源管脚放放置足够够与适当当的去耦耦合电容以缓和和电源层层和地层层上的噪噪声。特特别注意意电容的的频率响响应与温温度的特特性是否否符合设设计所需需。 55、对外外的连接接器附近近的地可可与地层层做适当当分割，并将连连接器的的地就近近接到cchasssiss grrounnd。 6、可可适当运运用grrounnd gguarrd/sshunnt ttracces在在一些特特别高速速的信号号旁。但但要注意意guaard/shuunt tracces对对走线特特性阻抗抗的影响响。 77、电源源层比地地层

23、内缩缩20HH，H为为电源层层与地层层之间的的距离。 26、当当一块PPCB板板中有多多个数/模功能能块时，常常规做法是要将将数/模模地分开开，原因因何在？将数/模地分分开的原原因是因因为数字字电路在在高低电电位切换换时会在在电源和和地产生生噪声，噪噪声的大大小跟信信号的速速度及电流大大小有关关。如果果地平面面上不分分割且由由数字区区域电路路所产生生的噪声声较大而而模拟区区域的电电路又非非常接近近，则即即使数模模信号不不交叉， 模拟的的信号依然会会被地噪噪声干扰扰。也就就是说数数模地不不分割的的方式只只能在模模拟电路路区域距距产生大大噪声的的数字电电路区域域较远时时使用。 27、另另一种作作法

24、是在在确保数/模模分开布布局，且且数/模模信号走走线相互互不交叉叉的情况况下，整整个PCCB板地地不做分分割，数数/模地地都连到到这个地地平面上上。道理理何在？数模信信号走线线不能交叉的的要求是是因为速速度稍快快的数字字信号其其返回电电流路径径(reeturrn ccurrrentt paath)会尽量量沿着走走线的下下方附近近的地流流回数字字信号的的源头，若若数模信号走线线交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。 28、在在高速PPCB设设计原理理图设计计时，如如何考虑虑阻抗匹匹配问题题？在设设计高速PCBB电路时时，阻抗抗匹配是是设计的的要素之之一。而而阻抗值

25、值跟走线线方式有有绝对的的关系， 例如是是走在表表面层(miccrosstriip)或或内层(strripllinee/dooublle striipliine)，与参参考层(电源层层或地层层)的距距离，走走线宽度度，PCCB材质质等均会会影响走走线的特特性阻抗抗值。也也就是说说要在布布线后才才能确定定阻抗值值。一般般仿真软件件会因线线路模型型或所使使用的数数学算法法的限制制而无法法考虑到到一些阻阻抗不连连续的布布线情况况，这时时候在原原理图上上只能预预留一些些terrminnatoors(端接)，如如串联电电阻等，来来缓和走走线阻抗抗不连续续的效应应。真正正根本解解决问题题的方法法还是布布线

26、时尽尽量注意意避免阻阻抗不连连续的发发生。 29、哪哪里能提提供比较准确确的IBBIS模模型库？ IBBIS模模型的准准确性直直接影响响到仿真真的结果果。基本本上IBBIS可可看成是是实际芯芯片I/O bbufffer等等效电路路的电气气特性资资料，一一般可由SPPICEE模型转转换而得得 (亦亦可采用用测量， 但限制制较多)，而SSPICCE的资资料与芯芯片制造造有绝对对的关系系，所以以同样一一个器件件不同芯芯片厂商商提供，其其SPICCE的资资料是不不同的，进进而转换换后的IIBISS模型内内之资料料也会随随之而异异。也就就是说，如如果用了了A厂商商的器件件，只有有他们有有能力提提供他们们

27、器件准准确模型资料料，因为为没有其其它人会会比他们们更清楚楚他们的的器件是是由何种种工艺做做出来的的。如果果厂商所所提供的的IBIIS不准准确， 只能不不断要求求该厂商商改进才才是根本解决决之道。 30、在在高速PPCB设设计时，设设计者应应该从那那些方面面去考虑虑EMCC、EMMI的规规则呢？一般EEMI/EMCC设计时时需要同同时考虑虑辐射(raddiatted)与传导(ccondductted)两个方方面. 前者归归属于频频率较高高的部分分(330MHHz)后后者则是是较低频频的部分分(330MHHz). 所以以不能只只注意高高频而忽忽略低频频的部分分.一个好的EEMI/EMCC设计必必

28、须一开开始布局局时就要要考虑到到器件的的位置, PCCB迭层层的安排排, 重重要联机机的走法法, 器器件的选选择等, 如果果这些没没有事前前有较佳佳的安排, 事后解解决则会会事倍功功半, 增加成成本. 例如时时钟产生生器的位位置尽量量不要靠靠近对外外的连接接器, 高速信信号尽量量走内层层并注意意特性阻阻抗匹配配与参考层的连连续以减减少反射射, 器器件所推推的信号号之斜率率(sllew ratte)尽尽量小以以减低高高频成分分, 选选择去耦耦合(ddecooupllingg/byypasss)电电容时注注意其频频率响应应是否符合合需求以以降低电电源层噪噪声. 另外, 注意意高频信信号电流流之回流

29、流路径使使其回路路面积尽尽量小(也就是是回路阻阻抗looop imppedaancee尽量小小)以减减少辐射. 还还可以用用分割地地层的方方式以控控制高频频噪声的的范围. 最后后, 适适当的选选择PCCB与外外壳的接接地点(chaassiis ggrouund)。 331、如如何选择择EDAA工具？目前的pcbb设计软软件中，热热分析都都不是强强项，所所以并不不建议选选用，其其它的功功能1.3.44可以选选择PAADS或或Caddencce性能能价格比比都不错错。 PPLD的的设计的的初学者者可以采用用PLDD芯片厂厂家提供供的集成成环境，在在做到百百万门以以上的设设计时可可以选用用单点工工具

30、。 32、请请推荐一一种适合合于高速速信号处处理和传传输的EEDA软软件。常规的的电路设设计，IINNOOVEDDA 的的 PAADS 就非常常不错，且且有配合合用的仿仿真软件件，而这这类设计计往往占占据了770%的的应用场场合。在在做高速速电路设设计，模模拟和数字字混合电电路，采采用Caadennce的的解决方方案应该该属于性性能价格格比较好好的软件件，当然然Menntorr的性能能还是非非常不错错的，特特别是它它的设计计流程管管理方面应该是是最为优优秀的。（大大唐电信信技术专专家 王王升） 33、对对PCBB板各层层含义的的解释 Toppoveerlaay -顶层器器件名称称， 也也叫 t

31、top sillksccreeen 或或者 toop ccompponeent leggendd, 比比如 RR1 CC5, IC110.bbotttomooverrlayy-同理理mulltillayeer-如果你你设计一一个4层层板，你你放置一一个 ffreee paad oor via, 定义义它作为为mulltillay 那么它它的paad就会会自动出出现在44个层 上，如如果你只只定义它它是toop llayeer, 那么它它的paad就会会只出现现在顶层层上。 34、2G以上高频频PCBB设计，走走线,排排版,应应重点注注意哪些些方面？ 2GG以上高高频PCCB属于于射频电电路设计

32、计，不在在高速数数字电路路设计讨讨论范围围内。而而射频电电路的布布局（laayouut)和和布线（rrouttingg)应该该和原理理图一起起考虑的的，因为为布局布布线都会会造成分分布效应应。而且且，射频频电路设设计一些些无源器器件是通通过参数数化定义，特殊殊形状铜铜箔实现现，因此此要求EEDA工工具能够够提供参参数化器器件，能能够编辑辑特殊形形状铜箔箔。Meentoor公司司的booarddstaatioon中有有专门的的RF设设计模块块，能够满足足这些要要求。而而且，一一般射频频设计要要求有专专门射频频电路分分析工具具，业界界最著名名的是aagillentt的eeesofft，和和Menn

33、torr的工具具有很好好的接口口。 35、22G以上上高频PPCB设设计，微微带的设设计应遵遵循哪些些规则? 射频频微带线线设计，需需要用三三维场分分析工具具提取传传输线参参数。所所有的规规则应该该在这个个场提取工具中中规定。 36、对对于全数数字信号号的PCCB，板板上有一一个800MHzz的钟源源。除了了采用丝丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么样的电电路进行行保护？确保时时钟的驱驱动能力力，不应应该通过过保护实实现，一一般采用用时钟驱驱动芯片片。一般般担心时时钟驱动动能力，是是因为多多个时钟钟负载造造成。采用用时钟驱驱动芯片片，将一一个时钟钟信号变变成

34、几个个，采用用点到点点的连接接。选择择驱动芯芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为沿有有效信号号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。 337、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口，来保保证时钟钟信号的传传输受到到的影响响小？时时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果要长长距离传传输，建建议采用用差分信信号。LLVDSS信号可可以满足足驱动能能力要求求，不过过您的时时钟不是是太快，没没有必要要。 338、227M,S

35、DRRAM时时钟线（80M-90M），这这些时钟钟线二三三次谐波波刚好在在VHFF波段，从从接收端端高频窜窜入后干干扰很大大。除了了缩短线线长以外外，还有有那些好好办法？如果是是三次谐谐波大，二二次谐波小小，可能能因为信信号占空空比为550%，因因为这种种情况下下，信号号没有偶偶次谐波波。这时时需要修修改一下下信号占占空比。此此外，对对于如果果是单向向的时钟钟信号，一般般采用源源端串联联匹配。这这样可以以抑制二二次反射射，但不不会影响响时钟沿沿速率。源源端匹配配值，可可以采用用下图公公式得到到。 339、什什么是走走线的拓拓扑架构？ Toppoloogy,有的也也叫rooutiing ordd

36、er.对于多多端口连连接的网网络的布布线次序序。 440、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这这种网络络信号方向向比较复复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且作前仿仿真时，采采用何种拓拓朴对工工程师要要求很高高，要求求对电路路原理，信信号类型型，甚至至布线难难度等都都要了解解。 441、怎怎样通过过安排迭迭层来减减少EMMI问题题？首先先，EMMI要从系统考考虑，单单凭PCCB无法法解决问问题。层层叠对EEMI来来讲，我我认为主主要是提提供信号号最短回回流路径径，减小小耦合面面积，

37、抑抑制差模模干扰。另另外地层层与电源源层紧耦合合，适当当比电源源层外延延，对抑抑制共模模干扰有有好处。 42、为为何要铺铺铜？一一般铺铜铜有几个个方面原原因。，EMMC.对对于大面面积的地地或电源源铺铜，会起到屏屏蔽作用用，有些些特殊地地，如PPGNDD起到防防护作用用。，PPCB工工艺要求求。一般般为了保保证电镀镀效果，或或者层压压不变形形，对于于布线较较少的PPCB板板层铺铜。，信号号完整性性要求，给给高频数数字信号号一个完完整的回回流路径径，并减减少直流流网络的的布线。当当然还有有散热，特特殊器件件安装要要求铺铜铜等等原原因。 433、在一一个系统统中，包包含了ddsp和和pldd，请问

38、问布线时时要注意意哪些问问题呢？看你的的信号速速率和布布线长度度的比值值。如果果信号在在传输线线上的时时延和信信号变化沿沿时间可可比的话话，就要要考虑信信号完整整性问题题。另外外对于多多个DSSP，时时钟，数数据信号号走线拓拓普也会会影响信信号质量量和时序序，需要要关注。 44、除prootell工具布布线外，还还有其他他好的工工具吗？至于工工具，除除了PRROTEEL，还还有很多多布线工工具，如如MENNTORR的WGG20000,EEN20000系系列和ppoweerpccb，Cadeencee的allleggro，zzukeen的ccadsstarr,crr50000等，各各有所长长。

39、445、什什么是“信号回回流路径径”？ 信信号回流流路径,即reeturrn ccurrrentt。高速速数字信信号在传输输时，信信号的流流向是从从驱动器器沿PCCB传输输线到负负载，再再由负载载沿着地地或电源源通过最最短路径径返回驱驱动器端端。这个个在地或或电源上上的返回回信号就就称信号回回流路径径。Drr.Joohsoon在他他的书中中解释，高高频信号号传输，实实际上是是对传输输线与直直流层之之间包夹夹的介质质电容充充电的过过程。SSI分析析的就是是这个围场的电电磁特性性，以及及他们之之间的耦耦合。 46、如如何对接接插件进进行SII分析？在IBBIS33.2规规范中，有有关于接接插件模模

40、型的描描述。一一般使用用EBDD模型。如如果是特殊殊板，如如背板，需需要SPPICEE模型。也也可以使使用多板板仿真软软件（HHYPEERLYYNX或或IS_mulltibboarrd），建建立多板板系统时时，输入入接插件件的分布布参数，一般从接接插件手手册中得得到。当当然这种种方式会会不够精精确，但但只要在在可接受受范围内内即可。 47、请请问端接接的方式式有哪些些？端接接（teermiinall）,也也称匹配。一般般按照匹匹配位置置分有源源端匹配配和终端端匹配。其其中源端端匹配一一般为电电阻串联联匹配，终终端匹配配一般为为并联匹匹配，方方式比较较多，有有电阻上上拉，电阻下拉拉，戴维维南匹配

41、配，ACC匹配，肖肖特基二二极管匹匹配。 48、采采用端接接（匹配配）的方方式是由由什么因因素决定定的？匹匹配采用用方式一一般由BBUFFFER特特性，拓普情况况，电平平种类和和判决方方式来决决定，也也要考虑虑信号占占空比，系系统功耗耗等。 49、采采用端接接（匹配配）的方方式有什什么规则则？数字字电路最最关键的的是时序问题题，加匹匹配的目目的是改改善信号号质量，在在判决时时刻得到到可以确确定的信信号。对对于电平平有效信信号，在在保证建建立、保保持时间间的前提提下，信信号质量量稳定；对对延有效效信号，在在保证信信号延单单调性前前提下，信信号变化化延速度度满足要要求。MMenttorICXX产品

42、教教材中有有关于匹匹配的一一些资料料。另外外Hiigh Speeed DDigiitall deesiggn aa haand boook oof bblacckmaagicc有一一章专门门对teermiinall的讲述述，从电电磁波原原理上讲讲述匹配配对信号号完整性性的作用用，可供供参考。 550、能能否利用用器件的的IBIIS模型型对器件件的逻辑辑功能进进行仿真真？如果果不能，那那么如何何进行电电路的板板级和系系统级仿仿真？ IBIIS模型型是行为为级模型型，不能用用于功能能仿真。功功能仿真真，需要要用SPPICEE模型，或或者其他他结构级级模型。 51、在在数字和和模拟并并存的系系统中，

43、有有2种处处理方法法，一个个是数字字地和模拟地地分开，比比如在地地层，数数字地是是独立地地一块，模模拟地独独立一块块，单点点用铜皮皮或FBB磁珠连连接，而而电源不不分开；另一种种是模拟拟电源和和数字电电源分开用用FB连连接，而而地是统统一地地地。请问问李先生，这这两种方方法效果果是否一一样？ 应该说说从原理理上讲是是一样的的。因为为电源和和地对高高频信号号是等效效的。区分模模拟和数数字部分分的目的的是为了了抗干扰扰，主要要是数字字电路对对模拟电电路的干干扰。但但是，分分割可能能造成信信号回流流路径不不完整，影影响数字字信号的的信号质量量，影响响系统EEMC质质量。因因此，无无论分割割哪个平平面，要要看这样样作，信信号回流流路径是是否被增增大，回回流信号号对正常常工作信信号干扰扰有多大大。现在在也有一些些混合设设计，不不分电源源和地，在在布局时时，按照照数字部部分、模模拟部分分分开布布局布线线，避免免出现跨跨区信号号。 552、安安规问题题：FCCC、EEMC的的具体含义是什什