倒计时器设计报告样本.doc
《倒计时器设计报告样本.doc》由会员分享,可在线阅读,更多相关《倒计时器设计报告样本.doc(24页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、资料内容仅供您学习参考,如有不当之处,请联系改正或者删除。课程设计任务书学生姓名: 专业班级: 指导教师: _辛宏卫_ 工作单位: 西安电子科技大学 题 目: 365倒计时电路的设计 初始条件: 给定Protel 99SE应用软件, 集成译码器、 数码管、 计数器、 脉冲发生器等元器件.要求完成的主要任务:1. 设计工作量:一月;2. 技术要求: (1)要求设计的365倒计时器在接通电源后从显示值365递减, 即电路进行减计数运算;(2)利用Protel软件完成365倒计时器原理图与PCB板的绘制, 并对相关特性信号进行仿真.时间安排: 第1周, 安排任务,经过上网, 看书查询资料第2周, 设
2、计图纸, 购买元件, 准备工具, 制作电子版实验报告 第34周, 上交报告, 等待老师答复。经过电脑工具模拟仿真, 查错, 开始焊接电路板 第5 周, 上交作品, 评分 指导教师签名: 年 月 日目 录摘 要IABSTRACTII1 电路原理图的设计II1.1单元电路的设计11.1.1计数部分11.1.2译码显示部分3 1.2脉冲设计.41.3总图设计51.3.1设计电路总图51.3.2 主要原理说明52 PROTEL原理图绘制72.1 创立文件72.2 原理图的绘制73 PCB图的制作93.1 导入元器件93.2 元器件的布线94 PROTEL对设计电路的仿真104.1新建仿真原理图104.
3、2 仿真分析104.2.1参数设置104.2.2 仿真波形114.2.3 仿真结果分析115 设计心得体会126 参考文献137 实物图.13附录:元器件清单14摘 要Protel设计系统是世界上第一套将EDA环境引入到Windows环境中的EDA开发工具, 是具有强大功能的电子设计CAD软件, 它具有原理图设计、 印刷电路板( PCB) 、 设计层次原理图设计、 报表制作、 电路仿真以及逻辑器件设计等功能, 是进行电子设计最有用的软件之一。计数器是时序逻辑电路基础知识的实际应用, 其应用领域非常广泛, 本次实验课设是利用计数器译码显示器等逻辑芯片设计一个简易的365倒计时器, 并利用Prot
4、el 99 SE对其原理图进行绘制, PCB图制作和仿真.关键字: Protel设计. 计数器. 译码显示器. 365倒计时器. 原理图绘制. PCB制作. 仿真 英文翻译: AbstractThe Protel design system is in the world the first set introduces the EDA environment Windows in the environment the EDA development kit, has the formidable function electron to design the CAD software, i
5、t has the schematic diagram design, the printed wiring board (PCB), design level functions and so on schematic diagram design, report form manufacture, circuit simulation as well as logical component design, is carries on the electron to design one of most useful softwares.Counter is a sequential lo
6、gic circuit based on the practical application of knowledge, and its broad range of applications, this experiment is to use class-based counter 365 countdown to achieve the design and the use of Protel 99 SE to its schematic drawing, PCB production and Simulation Fig.Keywords: Protel design. Counter
7、. Decoder display. 365 countdown device. schematic drawing. PCB production. Simulation Fig.365倒计时器的Protel应用设计1 电路原理图的设计本电路设计是利用计数器, 译码显示器等元器件进行一个从365递减的减计数器的设计, 以下将对其设计原理思路进行说明。1.1单元电路的设计1.1.1计数部分 计数部分由三集成芯片74LS160D构成, 74LS160是可预置的十进制同步计数器, 它具有双时钟输入, 并具有清除和置数等功能, 其引脚排列及逻辑符号如下所示: ( a) 引脚排列 (b) 逻辑符号图1
8、 74LS192的引脚排列及逻辑符号图中: TC为进位输出端, CEP为计数控制端, Q0Q3为输出端, CET为技术控制端, CP为时钟输入端( 上升沿有效) , /MR为异步清除输入端( 低电平有效) , /PE为同步并行置入控制端( 低电平有效) 。 其功能表如下: MRPECETCEPAction On The Rising Clock Edge()L HHHH X L H H HXXHLXXXHXL RESET(Clear)LOAD(PnQn)COUNT(Interment)NO CHANGE(Hold)NO CHANGE(Hold) 说明: H高电平; L低电平; X任意74LS1
9、60的工作原理是: 当等于0时进行置数, 当=1, MR=0时, 若时钟信号加到CPD端, 且CPu=1, 则计数器在预置数的基础上进行减计数, 当计数到0时, TCD发出借位下跳变脉冲, 将该端与高位计数器的CPD相连, 则当低位TCD发出借位脉冲时, 高位才进行减计数, 据此设计出部分电路如下图所示:图21.1.2译码显示部分74LS48 是 BCD 码到七段码的显示译码器, 它能够直接驱动共阴极数码管。它的管脚图如图3所示图3 74LS48的引脚排列图74LS48 在使用时要注意以下几点: (a) 要求输入数字 015 时”灭灯输入端”BI 必须开路或保持高电平。如果不要灭十进制的 0,
10、 则”动态灭灯输入”RBI 必须开路或为高电平。(b) 当灭灯输入端 BI 接低电平时, 不论其它输入为何种电平, 所有各段输出均为低电平。(c) 当”动态灭灯输入端”RBI 和、 、 、 输入为低电平而”灯测试端”LT 为高电平时, 所有各段输出均为低电平, 而且”动态灭灯输出端”RBO 处于低电平。(d)”灭灯输入/动态灭灯输出端”BI/RBO 开路或保持高电平而”灯测试端”LT 为低电平时, 所有各段输出均为高电平 (e) BI/RBO 是线与逻辑, 既是”灭灯输入端”BI 又是”动态灭灯输出端”RBO。显示器采用的是数码管显示, 译码显示部分的电路图设计如下, 图41.1.3 信号控制
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计时器 设计 报告 样本
限制150内