第5章存储系统精选PPT.ppt

《第5章存储系统精选PPT.ppt》由会员分享，可在线阅读，更多相关《第5章存储系统精选PPT.ppt（95页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章存储系统1 1第1页，本讲稿共95页本章主要内容 微型机的存储系统、分类及其特点 半导体存储芯片的外部特性及其与系统 的连接 存储器扩展技术2 2第2页，本讲稿共95页5.1 5.1 概概 述述内容：微型机的存储系统半导体存储器的基本概念存储器的分类及其特点3 3第3页，本讲稿共95页微型机的存储系统微型机的存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来 这样就构成了计算机的存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。4 4第4页，本讲稿共95页微型机的存储系统微型机的存储系统Cache存储系统存储系统解决速度问题解决

2、速度问题解决速度问题解决速度问题虚拟存储系统虚拟存储系统解决容量问题解决容量问题解决容量问题解决容量问题高速缓冲存储器高速缓冲存储器主存储器主存储器主存储器主存储器磁盘存储器磁盘存储器5 5第5页，本讲稿共95页存储系统的层次结构由上至下容量越来越大，速度越来越慢，价格越来由上至下容量越来越大，速度越来越慢，价格越来越低越低 通用寄存器堆及通用寄存器堆及 指令、数据缓冲栈指令、数据缓冲栈 高速缓存高速缓存 主存储器主存储器 联机外存储器联机外存储器 脱机外存储器脱机外存储器6 6第6页，本讲稿共95页两大类内存、外存 内存内存存放当前运行的程序和数据。存放当前运行的程序和数据。特点特点特点特点

3、：快，容量小，随机存取，快，容量小，随机存取，快，容量小，随机存取，快，容量小，随机存取，CPUCPU可直接访问可直接访问可直接访问可直接访问。通常由通常由通常由通常由半导体存储器半导体存储器半导体存储器半导体存储器构成构成构成构成 RAMRAM、ROMROM 外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。特点特点特点特点：慢，容量大，顺序存取慢，容量大，顺序存取慢，容量大，顺序存取慢，容量大，顺序存取/块存取块存取块存取块存取。需调入内存后需调入内存后需调入内存后需调入内存后CPUCPU才能访问才能访问才能访问才能访问。通常由通常由通常由通常由磁、光存储器磁、光存储器磁、光

4、存储器磁、光存储器构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成 磁盘、磁带磁盘、磁带磁盘、磁带磁盘、磁带、CD-ROMCD-ROM、DVD-ROMDVD-ROM、固态盘固态盘固态盘固态盘7 7第7页，本讲稿共95页内存储器的分类内存储器随机存取存储器（随机存取存储器（RAM）Random Access Memory只读存储器（只读存储器（ROM）Read Only Memory8 8第8页，本讲稿共95页随机存取存储器（RAM）RAM静态存储器（静态存储器（SRAM）Static RAM动态存储器（动态存储器（DRAM

5、）Dynamic RAM9 9第9页，本讲稿共95页只读存储器（ROM）只读存储器掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM1010第10页，本讲稿共95页主要技术指标存储容量存取时间和存取周期平均故障间隔时间（MTBF）（可靠性）功耗CPU读写存储器的时间必须大于存储芯片的额定存取时间1111第11页，本讲稿共95页半导体存储器 由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。能存放一位二进制数的器件称为一个存储元。若干存储元构成一个存储单元。1212第12页，本讲稿共95页半导体存储器芯片的结构半导体存储器芯片的结构

6、-典型的典型的RAMRAM的示意图的示意图1313第13页，本讲稿共95页(1)(1)存储体存储体存储体存储体一个一个基本存储电路基本存储电路基本存储电路基本存储电路只能存储一个二进制位。只能存储一个二进制位。将基本的存储电路有规则地组织起来，就是将基本的存储电路有规则地组织起来，就是存储体存储体存储体存储体。存储体存储体又有不同的又有不同的组织形式组织形式组织形式组织形式：-将各个字的将各个字的同同1 1位位组织在一个芯片中，组织在一个芯片中，如：如：8118 8118 16K16K*1*1（DRAMDRAM）-将各个字的将各个字的 4 4位位 组织在一个芯片中，组织在一个芯片中，如：如：2

7、114 2114 1K1K*4*4（SRAMSRAM）-将各个字的将各个字的 8 8位位 组织在一个芯片中，组织在一个芯片中，如：如：6116 6116 2K2K*8*8 （SRAMSRAM）。）。(2)(2)外围控制电路外围控制电路外围控制电路外围控制电路 地址译码器地址译码器、I/OI/O电路电路电路电路、片选控制端、片选控制端、片选控制端、片选控制端CS CS、输出缓冲器、输出缓冲器、输出缓冲器、输出缓冲器等等1414第14页，本讲稿共95页单译码方式双译码方式译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单单译码译码行行译译码码A2A1A0710列译码列译

8、码A3A4A501764个单元个单元双双译码译码-可简化芯片设计可简化芯片设计地址译码电路的地址译码电路的译码方式译码方式-以以6 6根根地址线为例地址线为例选择线选择线选择线选择线1616条条条条选择线选择线选择线选择线6464条条条条1515第15页，本讲稿共95页5.2 随机存取存储器要求掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术1616第16页，本讲稿共95页一、静态存储器SRAM特点：存储元由双稳电路构成，存储信息稳定。1717第17页，本讲稿共95页典型SRAM芯片了解：主要引脚功能工作时序与系统的连接使用1818第18页，本讲稿共95页SR

9、AM 6264芯片容量：8K8芯片外部引线图1919第19页，本讲稿共95页2020第20页，本讲稿共95页SRAM 6264芯片逻辑符号逻辑符号6264A12-A0CS1CS2D7-D0OEWE1382121第21页，本讲稿共95页6264芯片的芯片的主要引线主要引线地址线：A0A12数据线：D0 D7输出允许信号：OE写允许信号：WE选片信号：CS1、CS2(一般CS2=1)2222第22页，本讲稿共95页6264的工作方式和工作过程的工作方式和工作过程方式方式 操操 作作 0 0 00 0 0 非法非法 不允许不允许WEWE与与OEOE同时为低电平同时为低电平 0 1 0 0 1 0 读

10、出读出 从从RAMRAM中读出数据中读出数据 0 0 1 0 0 1 写入写入 将数据写入将数据写入RAMRAM中中 0 1 1 0 1 1 选中选中 62646264内部内部I/OI/O三态门均处于高阻三态门均处于高阻 1 1 未选中未选中 62646264内部内部I/OI/O三态门均处于高阻三态门均处于高阻 工作方式表工作方式表2323第23页，本讲稿共95页6264的工作过程读操作写操作 工作时序工作时序2424第24页，本讲稿共95页 存储器存储器读读时序图时序图WE为高电平为高电平有效数据有效数据 指定地址指定地址2525第25页，本讲稿共95页 存储器存储器写写时序图时序图有效数据

11、有效数据 指定地址指定地址A0-A12(A19)2626第26页，本讲稿共95页6264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地址高位地址信号信号D0D7系系统统总总线线6264+5V2727第27页，本讲稿共95页CPU与与M连接时的时的几点考虑几点考虑：1 CPU总线时序与总线时序与M的读写时序的读写时序 高速高速CPUCPU与低速与低速MM间的速度若不匹配，应在间的速度若不匹配，应在CPUCPU访问访问MM的周期内插入等待脉冲的周期内插入等待脉冲T TWW。下面仅考虑两者匹配下面仅考虑两者匹配下面仅考虑两者匹配下面仅考虑两者匹

12、配。2 CPU总线的负载能力总线的负载能力 系统总线一般能带系统总线一般能带11几个几个TTLTTL负载。系统总线需驱动隔负载。系统总线需驱动隔离时，离时，DBDB要双向驱动，要双向驱动，ABAB与与CBCB则单向驱动，驱动器的输则单向驱动，驱动器的输出连至出连至MM或其他电路。或其他电路。下面仅考虑不需驱动下面仅考虑不需驱动下面仅考虑不需驱动下面仅考虑不需驱动。3M结构的选定结构的选定 CPUCPU的的DBDB有有8 8、1616、3232、6464位等几类，相应位等几类，相应MM的结构分的结构分为单体、为单体、2 2体、体、4 4体、体、8 8体等。体等。CPUCPU与与MM连接时，连接时

13、，MM是是单体单体结构结构还是还是多体多体结构。结构。下面先仅考虑两者下面先仅考虑两者下面先仅考虑两者下面先仅考虑两者D D相等相等相等相等。2828第28页，本讲稿共95页4片选信号（片选信号（片外）片外）及及片内片内地址产生机制地址产生机制 由于由于MM芯片的容量是有限的，微机中芯片的容量是有限的，微机中MM的总容量一般远大的总容量一般远大于于MM芯片的容量，因此，芯片的容量，因此，MM往往由多片往往由多片MM芯片组成，在芯片组成，在CPUCPU与与MM芯片之间必须设有芯片之间必须设有片选择片选择片选择片选择译码电路译码电路译码电路译码电路，一般由，一般由CPUCPU的的高高位地址位地址译

14、码产生片选，而译码产生片选，而低位地址低位地址送给存储器芯片的地址输入送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。端，以提供存储芯片内部的行、列地址。5DRAM控制器（控制器（DRAM与与CPU连接专用）连接专用）它是它是CPUCPU和和DRAMDRAM芯片之间的接口电路，目前已生产出芯片之间的接口电路，目前已生产出不同型号的不同型号的集成芯片集成芯片（带刷新电路）（带刷新电路）。它将。它将CPUCPU的信号变换的信号变换成适合成适合DRAMDRAM芯片的信号，不同的计算机系统有不同的芯片的信号，不同的计算机系统有不同的DRAMDRAM控制器控制器。后面再讨论后面再讨论后面再讨

15、论后面再讨论DRAMDRAM 。2929第29页，本讲稿共95页译码电路译码电路 作用作用:将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。组成组成:它可用普通的逻辑芯片逻辑芯片或专门的译码器译码器实现。存储器地址译码方法存储器地址译码方法:根据存储器的片选信号译根据存储器的片选信号译码码（1）线选法）线选法:从高位选择几条地址线从高位选择几条地址线（2）全译码法）全译码法:高位全部参加译码高位全部参加译码（3）部分译码）部分译码:高位地址线部分参加译码高位地址线

16、部分参加译码高位地址线部分参加译码高位地址线部分参加译码3030第30页，本讲稿共95页 （1 1）全译码法）全译码法）全译码法）全译码法 片内寻址未用的全部高位地址线都参加译片内寻址未用的全部高位地址线都参加译片内寻址未用的全部高位地址线都参加译片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。码，译码输出作为片选信号。码，译码输出作为片选信号。码，译码输出作为片选信号。全译码的全译码的全译码的全译码的优点优点优点优点是每个芯片的地址范围是唯一确定，而且各是每个芯片的地址范围是唯一确定，而且各是每个芯片的地址范围是唯一确定，而且各是每个芯片的地址范围是唯一确定，而且各片之间是连续

17、的。片之间是连续的。片之间是连续的。片之间是连续的。缺点缺点缺点缺点是译码电路比较复杂。是译码电路比较复杂。是译码电路比较复杂。是译码电路比较复杂。（2）部分译码）部分译码 用片内寻址外的高位地址的一部分译码产生用片内寻址外的高位地址的一部分译码产生片选信号。片选信号。部分译码部分译码优点优点是较全译码简单，但是较全译码简单，但缺点缺点是存在地址重叠区。是存在地址重叠区。（3）线选法）线选法 高位地址线不经过译码，直接（或经反相器）高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。分别接各存储器芯片的片选端来区别各芯片的地址。它的它的优点优点是电路最简单是电

18、路最简单,但但缺点缺点是是也会造成地址重叠，且也会造成地址重叠，且各芯片地址不连续。各芯片地址不连续。三种译码方式特点三种译码方式特点3131第31页，本讲稿共95页全地址全地址译码译码 用全部的高位地址信号作为译码信号，使得存储器用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。芯片的每一个单元都占据一个唯一的内存地址。存储器存储器芯片芯片译译码码器器低位地址全部高位地址全部地址片选信号A0Ax 存储器存储器芯片芯片 优点优点是每个芯片的地址范围是唯一确定，而且各片之间是是每个芯片的地址范围是唯一确定，而且各片之间是连续的。连续的。缺点缺点是译码电路比较复

19、杂。是译码电路比较复杂。3232第32页，本讲稿共95页全地址译码例62646264芯片的地址范围：芯片的地址范围：A A1 19 9AA13 13 A A1212AA0 0 A A1 19 9AA13 13 A A1212AA0 011110001111000000000 11110001111000111 111=F0000 H F1FFF HF0000 H F1FFF HA19A18A17A16A15A14A13&1A12A0D7D0高位地高位地址线址线全全部部参加参加译码译码6264A12A0D7D00111110003333第33页，本讲稿共95页部分地址译码 用用部分部分部分部分高

20、位地址高位地址高位地址高位地址信号（信号（而而不是不是全部全部）作为译码信号，使得）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。被选中得存储器芯片占有几组不同的地址范围。存储器存储器芯片芯片译译码码器器低位地址部分部分高位地址全部地址片选信号A0Ax 存储器存储器芯片芯片部分译码较全译码简单，但存在地址重叠区。3434第34页，本讲稿共95页部分地址译码例同一物理存储器占用两组地址：同一物理存储器占用两组地址：F0000HF1FFFH B0000HB1FFFHF0000HF1FFFH B0000HB1FFFH A A1818不参与译码不参与译码不参与译码不参与译码（A A181

21、8=1/0=x=1/0=x）A19A17A16A15A14A13&1到6264CS100011110A19A18 A17A13 A12A0 1 1/0 1 1 0 0 0 0 0 1 1=F0000HF1FFFH =F0000HF1FFFH 或或 B0000HB1FFFHB0000HB1FFFH此例使用高此例使用高5 5位地址作位地址作为译码信号，从而使被为译码信号，从而使被选中芯片的每个单元都选中芯片的每个单元都占有两个地址，即这两占有两个地址，即这两个地址都指向同一个单个地址都指向同一个单元。元。3535第35页，本讲稿共95页使用译码器的应用举例 将将SRAM 6264SRAM 6264

22、芯片与系统连接，使其地址范围为：芯片与系统连接，使其地址范围为：3800038000H39FFFHH39FFFH和和78000H79FFFH78000H79FFFH。选择使用选择使用7474LS138LS138译码器译码器构成译码电路构成译码电路 Y0G1 Y1G2 A Y2G2B Y3Y4A Y5B Y6C Y7片选信号输出译码允许信号地址信号（接到不同的存（接到不同的存储储体上）体上）74LS13874LS138逻辑图：逻辑图：3636第36页，本讲稿共95页74LS138的真值表（注意：注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,

23、C)1 11 11 11 11 11 11 11 1X X X X X X 其其 他他 值值0 01 11 11 11 11 11 11 11 1 1 1 1 1 1 1 1 1 1 1 1 0 01 0 01 0 01 0 01 10 01 11 11 11 11 11 11 1 0 1 1 0 1 1 0 1 1 0 1 0 01 0 01 0 01 0 01 11 10 01 11 11 11 11 11 0 1 1 0 1 1 0 1 1 0 1 1 0 01 0 01 0 01 0 01 11 11 10 01 11 11 11 11 0 0 1 0 0 1 0 0 1 0 0 1

24、0 01 0 01 0 01 0 01 11 11 11 10 01 11 11 10 1 1 0 1 1 0 1 1 0 1 1 1 0 01 0 01 0 01 0 01 11 11 11 11 10 01 11 10 1 0 0 1 0 0 1 0 0 1 0 1 0 01 0 01 0 01 0 01 11 11 11 11 11 10 01 10 0 1 0 0 1 0 0 1 0 0 1 1 0 01 0 01 0 01 0 01 11 11 11 11 11 11 10 00 0 0 0 0 0 0 0 0 0 0 0 1 0 01 0 01 0 01 0 0Y Y Y Y7 7

25、 7 7Y Y Y Y6 6 6 6Y Y Y Y5 5 5 5Y Y Y Y4 4 4 4Y Y Y Y3 3 3 3Y Y Y Y2 2 2 2Y Y Y Y1 1 1 1Y Y Y Y0 0 0 0C B AC B AC B AC B AG G G G1 1 1 1 G G G G2A2A2A2A G G G G2B2B2B2B3737第37页，本讲稿共95页应用举例应用举例(续续):):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：=3=380

26、008000H39FFFHH39FFFH或或78000H79FFFH 78000H79FFFH 6264138CPU系统系统1000001110/11/00Y7 可接其它可接其它存储芯片存储芯片A19A18 A17A13 A12A00 0/1 1 1 1 0 0 0 0 1 13838第38页，本讲稿共95页线选地址译码 高位地址线高位地址线不经过译码不经过译码，直接直接（或（或经反相器经反相器）分别接）分别接各存储器芯片的片选端来区别各芯片的地址。各存储器芯片的片选端来区别各芯片的地址。存储器存储器芯片芯片低位地址高位地址全部地址片选信号A0Ax 存储器存储器芯片芯片也会造成地址重叠，且各芯

27、片地址不连续。3939第39页，本讲稿共95页*二、动态随机存储器DRAM特点：特点：DRAMDRAM是靠是靠MOSMOS电路中的栅极电容来存储信息的，由于电容上电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为为动态刷新动态刷新动态刷新动态刷新），所以动态），所以动态RAMRAM需要设置需要设置刷新刷新刷新刷新电路，相应外围电路，相应外围电路就较为复杂。电路就较为复杂。刷新定时间隔一般为几微秒几毫秒刷新定时间隔一般为几微秒几毫秒 DRAMDRAM的特点是集成度高（存储容量大，可达的特点是集成度

28、高（存储容量大，可达1Gbit/1Gbit/片以上），片以上），功耗低，但速度慢（功耗低，但速度慢（10ns10ns左右），需要刷新。左右），需要刷新。DRAMDRAM在微机中应用非常广泛，如微机中的内存条（主存）、在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用显卡上的显示存储器几乎都是用DRAMDRAM制造的。制造的。4040第40页，本讲稿共95页常见常见DRAMDRAM的种类：的种类：SDRAMSDRAM（Synchronous DRAMSynchronous DRAM）它在它在1 1个个CPUCPU时钟周期内可时钟周期内可完成数据的访问和刷新，即可与完成数

29、据的访问和刷新，即可与CPUCPU的时钟同步工作。的时钟同步工作。SDRAMSDRAM的工作频的工作频率目前最大可达率目前最大可达150MHz150MHz，存取时间约为，存取时间约为5 510ns10ns，最大数据率为，最大数据率为150MB/s150MB/s，是当前微机中流行的标准内存类型。，是当前微机中流行的标准内存类型。RDRAMRDRAM（Rambus DRAMRambus DRAM）是由是由RambusRambus公司所开发的高速公司所开发的高速DRAMDRAM。其最大数据率可达。其最大数据率可达1.6GB/s1.6GB/s。DDR DRAMDDR DRAM（Double Data

30、Rate DRAMDouble Data Rate DRAM）是对是对SDRAMSDRAM的改的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达200-800 200-800 MB/sMB/s。主要应用在主板和高速显示卡上。主要应用在主板和高速显示卡上。RAMRAM的的3 3个特性：个特性：1 1）可读可写，非破坏性读出，写入时覆盖原内容。）可读可写，非破坏性读出，写入时覆盖原内容。2 2）随机存取，存取任一单元所需的时间相同。）随机存取，存取任一单元所需的时间相同。3 3）易失性（或挥发性）。当断电后，存储器中的内容立即消）易

31、失性（或挥发性）。当断电后，存储器中的内容立即消失。失。4141第41页，本讲稿共95页主要引线RASRAS：行地址选通信号，用于锁存行地址；行地址选通信号，用于锁存行地址；CASCAS：列地址选通信号。列地址选通信号。地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们分别在分别在RASRAS和和CASCAS有效期间被锁存在地址锁存器中。有效期间被锁存在地址锁存器中。D DININ：数据输入数据输入D DOUTOUT：数据输出数据输出WE=0 数据写入数据写入WE=1 数据读出数据读出WE：写允许信号写允许信号4242第42页，本讲稿共95页三、存储器扩展技术

32、位扩展位扩展扩展每个存储单元的位数扩展每个存储单元的位数字扩展字扩展扩展存储单元的个数扩展存储单元的个数字位扩展字位扩展二者的综合二者的综合用多片存储芯片构成一个需要的内存空间，它用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中。刻仅有一片（或一组）被选中。4343第43页，本讲稿共95页位扩展存储器的存储容量等于：单元数每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字节数字长字长4444第44页，本讲稿共95页位扩展例用8片2164

33、A芯片构成64KB存储器。2164A:64K x 12164A:64K x 1，需，需8 8片构成片构成64K x 864K x 8（64KB64KB）LS138A8A192164A2164A2164ADBABD0D1D7A0A7译码输出读写信号A0A19D0D7A0A7A0A74545第45页，本讲稿共95页位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。4646第46页，本讲稿共95页字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址

34、范围。4747第47页，本讲稿共95页字字扩展扩展例用用两片两片两片两片1KB=1K81KB=1K8位位=2=21010 88位位的的SRAMSRAM芯片构成容量为芯片构成容量为2KB=2K82KB=2K8位位的存储器的存储器（参见（参见（参见（参见p212p212）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000两芯片不同时两芯片不同时选中选中,不会同时不会同时工作工作1K81K8总容量2K84848第48页，本讲稿共95页字位扩展根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行

35、字扩展以满足容量要求。若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为：（M/L）（N/K）4949第49页，本讲稿共95页字位扩展扩展根据内存容量及芯片容量确定所需存储芯片数；进行位位扩展以满足字长要求；进行字字扩展以满足容量要求。若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为：(M NM N)/(LKLK)=（M/LM/L）（N/KN/K）即即 总片数总容量总片数总容量/（容量（容量/片）片）=字扩展倍数字扩展倍数 位扩展倍数位扩展倍数 字位扩展字位扩展5050第50页，本讲稿共95页字位扩展例例用用4K1位位=2121的芯片组成的芯片组成16

36、KB=2148的存的存储器。储器。扩成扩成扩成扩成4KB 84KB 8片片片片再扩成再扩成再扩成再扩成16KB 4*8=16KB 4*8=3232片片片片 (=(=16K16K8 8/4K14K1)地址线需地址线需14根根（A0-A13），其中），其中12根根（A0-A11）用于片内寻址，用于片内寻址，2根根（A12，A13）用于片选译码。）用于片选译码。连接图。连接图。（参见（参见p213）注意注意:以上的例子中所需的地址线数并未从系统整体上考虑。以上的例子中所需的地址线数并未从系统整体上考虑。以上的例子中所需的地址线数并未从系统整体上考虑。以上的例子中所需的地址线数并未从系统整体上考虑。在

37、实际系统中，总线中的地址线数往往要多于所需的地址线在实际系统中，总线中的地址线数往往要多于所需的地址线在实际系统中，总线中的地址线数往往要多于所需的地址线在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的数，这时除片内寻址的数，这时除片内寻址的数，这时除片内寻址的低位地址线低位地址线低位地址线低位地址线(即片内地址线即片内地址线即片内地址线即片内地址线)外，剩余外，剩余外，剩余外，剩余的的的的高位地址线高位地址线高位地址线高位地址线一般都要用于片选译码。一般都要用于片选译码。一般都要用于片选译码。一般都要用于片选译码。5151第51页，本讲稿共95页例:某半导体存储器总容

38、量4K4K8 8。其中。其中固化区2K字节字节，选用选用EPROM芯片2716（2K8）；）；工作区2K字节，选用SRAM芯片2114（1K4）。解：先确定所需芯片数：固化区2K8，需2716一块；工作区2K8，2块2114拼接为一组容量为1K8，需2组，共4块2114。见下图。存储器总容量为4K8，共12条地址线A0A11，8条数据线，各存储器芯片的地址分配和片选逻辑如下表。5252第52页，本讲稿共95页5353第53页，本讲稿共95页8088系统中存储器的连接使用方法存储器与8088系统总线的连接的要点是：存储器的地址范围？存储器的地址范围？根据要求的地址范围可确定用哪几根地址线进行片根

39、据要求的地址范围可确定用哪几根地址线进行片选，哪几根地址线做片内寻址以及如何进行片选译选，哪几根地址线做片内寻址以及如何进行片选译码。码。系统总线上与存储器有关的信号线有哪些？系统总线上与存储器有关的信号线有哪些？熟悉与存储器有关的总线信号和存储芯片引脚的功熟悉与存储器有关的总线信号和存储芯片引脚的功能。能。译码电路的构成（译码器的连接方法）译码电路的构成（译码器的连接方法）系统地址空间一般比存储芯片的容量大（即总线中系统地址空间一般比存储芯片的容量大（即总线中的地址线数多于存储芯片的地址线数），物理内存的地址线数多于存储芯片的地址线数），物理内存实际只占用系统地址空间的一小块区域。把物理内实

40、际只占用系统地址空间的一小块区域。把物理内存分配到系统地址空间的哪一块区域，取决于如何存分配到系统地址空间的哪一块区域，取决于如何进行地址译码。进行地址译码。5454第54页，本讲稿共95页80888088系统中存储器连接涉及到的总线信号包括：系统中存储器连接涉及到的总线信号包括：地址线地址线A19-A0A19-A0 数据线数据线D7-D0D7-D0 存储器读信号存储器读信号MEMR#MEMR#存储器写信号存储器写信号MEMW#MEMW#需要考虑的存储芯片引脚需要考虑的存储芯片引脚 地址线地址线A An-1n-1-A-A0 0：接地址总线的：接地址总线的A An-1n-1-A-A0 0 数据线

41、数据线D D7 7-D-D0 0：接数据总线的：接数据总线的D D7 7-D-D0 0 片选信号片选信号CS#(CE#)CS#(CE#)(可能有多根可能有多根)：接地址译码器的片选输出：接地址译码器的片选输出 输出允许输出允许OE#(OE#(有时也称为读出允许有时也称为读出允许)：接：接MEMR#MEMR#写入允许写入允许WE#WE#：接：接MEMW#MEMW#5555第55页，本讲稿共95页*补充：8086的16位存储器接口数据总线为16位，但存储器按字节进行编址用两个用两个8 8位的存储体位的存储体(BANK)BANK)构成构成1616位位D15-D0D7-D0D15-D8A19-A0译码

42、器控制信号体选信号和读写控制如何产生？如何产生？如何连接？如何连接？5656第56页，本讲稿共95页*8086的16位存储器接口读写数据有以下几种情况：读写数据有以下几种情况：读写从偶数地址开始的读写从偶数地址开始的1616位的数据位的数据 读写从奇数地址开始的读写从奇数地址开始的1616位的数据位的数据 读写从偶数地址开始的读写从偶数地址开始的8 8位的数据位的数据 读写从奇地址开始的读写从奇地址开始的8 8位的数据位的数据80868086读写读写1616位数据的特点：位数据的特点：读读1616位数据时会读两次，每次位数据时会读两次，每次8 8位。位。读高字节时读高字节时BHE=0BHE=0

43、，A0=1A0=1；读低字节时读低字节时BHE=1BHE=1，A0=0A0=0每次只使用数据线的一半：每次只使用数据线的一半：D15-D8 D15-D8 或或 D7-D0D7-D0 写写1616位数据时一次写入。位数据时一次写入。BHEBHE和和A0A0同时为同时为0 0同时使用全部数据线同时使用全部数据线D15D15D0D05757第57页，本讲稿共95页*8086的16位存储器接口两种译码方法独立的存储体译码器独立的存储体译码器独立的存储体译码器独立的存储体译码器每个存储体用一个译码器；每个存储体用一个译码器；缺点：电路复杂，使用器件多。缺点：电路复杂，使用器件多。独立的存储体写选通独立的

44、存储体写选通独立的存储体写选通独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号译码器共用，但为每个存储体产生独立的写控制信号 但无需为每个存储体产生独立的读信号，因为但无需为每个存储体产生独立的读信号，因为80868086每次仅读每次仅读1 1字节。对于字，字节。对于字，80868086会连续读会连续读2 2次。次。电路简单，节省器件。电路简单，节省器件。5858第58页，本讲稿共95页1）独立的存储体译码器）独立的存储体译码器D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#

45、Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法MEMW#信号同时有效，但只有一个存储体被选中信号同时有效，但只有一个存储体被选中读16位数据时每个体被选中几次？5959第59页，本讲稿共95页2）独立的存储体写选通）独立的存储体写选通D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A

46、18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号读16位数据时每个体被选中几次？6060第60页，本讲稿共95页5.3 5.3 只读存储器（只读存储器（ROMROM）掩模掩模ROM一次性可写一次性可写ROM可读写可读写ROM分分 类类EPROM（紫外线擦除）紫外线擦除）EEPROM（电擦除）电擦除）6161第61页，本讲稿共95页一、EPROM特点：可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。典型的典型的EPROM芯片有：芯片有：2716(2K8)、2732(4

47、K8)、2764(8K8)、27128(16K8)、27256(32K8)、27512(64K8)等等6262第62页，本讲稿共95页EPROM2764芯片芯片引脚及内部结构引脚及内部结构6363第63页，本讲稿共95页EPROM 2764的的主要引脚主要引脚8K8bit芯片，其引脚与SRAM 6264完全兼容主要引脚:地址信号：A0 0 A1212 数据信号：D0 0 D7 7 输出信号：OE 片选信号：CE 编程脉冲输入：PGM 编程电压:VPP6464第64页，本讲稿共95页2764的的工作方式工作方式数据数据读出读出 -在在正常工作电路正常工作电路中中编程写入编程写入 -在专门的在专门

48、的写入器写入器中中擦除擦除 -在专门的在专门的擦除器擦除器中中标准标准编程方式编程方式快速快速编程方式编程方式 其中其中编程写入编程写入的特点的特点:每出现一个编程负脉冲每出现一个编程负脉冲PGMPGM就写入一个字节就写入一个字节数据数据工作方式工作方式6565第65页，本讲稿共95页方式A9A0VPPVCC数据端功能读读低低高VCC5V数据输出数据输出输出禁止低高高VCC5V高阻备用高VCC5V高阻编程编程低高低12.5VVCC数据输入数据输入校验校验低低高12.5VVCC数据输出数据输出编程禁止高12.5VVCC高阻标识符低低高高低高VCCVCC5V5V制造商编码器件编码引脚2764A的的

49、工作方式工作方式选择表选择表6666第66页，本讲稿共95页2764A编程编程波形太宽使编程时间长,且芯片功耗大TMS27C040仅100s6767第67页，本讲稿共95页8088系统与2764EPROM和6264SRAM的连接Vcc思考思考:请同学们自己计算请同学们自己计算8片存储芯片的地址片存储芯片的地址6868第68页，本讲稿共95页二、二、EEPROM（E2PROM）特点：特点：可在线编程写入；掉电后内容不丢失；电可擦除。典型典型典型典型E E2 2PROMPROM芯片有：芯片有：芯片有：芯片有：2816/28172816/2817（2K2K88）、2864/2864/98C64A 9

50、8C64A（8K8K88）等等等等6969第69页，本讲稿共95页EEPROM芯片2817A存储容量为存储容量为2K82K82828个个引脚：引脚：1111根地址线根地址线A A1010A A0 0 8 8根数据线根数据线I/OI/O7 7I/OI/O0 0 片选片选CE*CE*读写读写OE*OE*、WE*WE*状态输出状态输出RDY/BUSY*RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201