半导体表面PPT讲稿.ppt

《半导体表面PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《半导体表面PPT讲稿.ppt（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、半导体表面半导体表面第1页，共25页，编辑于2022年，星期五5.1 半导体表面和表面能级半导体表面和表面能级5.2 Si-SiO2系统中的表面态与表面处理系统中的表面态与表面处理5.3 表面能带弯曲与反型表面能带弯曲与反型5.4 表面复合表面复合第五章第五章 半导体表面半导体表面 第2页，共25页，编辑于2022年，星期五5.1 半导体表面和表面能级半导体表面和表面能级 基本定义：基本定义：达姆指出晶体自由表面的存在使晶体的周期性势场在表面中断，从而引起附加能级，这种能级称为达姆表面能级。在晶体表面不附着氧化层或其它任何分子的所谓理想表面情况下，对晶体表面求解薛定谔方程，结果表明电子被局限在

2、表面附近，这种电子状态称作表面态，对应的能级称为表面能级，每个表面原子对应禁带中一个表面能级。第3页，共25页，编辑于2022年，星期五 表面态的性质：表面态的性质：从晶体结构看，由于晶格在表面终止，表面上的每个硅原子都有一个称为悬挂键的未饱和键，对应的电子状态就是表面态，如图5.1和图5.2所示。图5.1 表面处原子排列终止图 图5.2 清洁表面的表面能级第4页，共25页，编辑于2022年，星期五原子面密度为1015cm-2量级，悬挂键面密度(即表面态密度)也应该是1015cm-2量级。理想表面并不存在。受环境影响表面可能有物理吸附层或与之接触过的物质留下的痕迹，或是生成氧化物或其它化合物。

3、如果Si表面生长SiO2，表面大量悬挂键被氧原子饱和，表面态密度大为降低，实验测得的表面态密度常在10101012cm-2之间，比理论值低很多。第5页，共25页，编辑于2022年，星期五 表面态的分类：表面态的分类：表面态能够与体内交换电子和空穴。通常将空态时呈中性而电子占据后带负电的表面态称为受主型表面态；而将空态时带正电而被电子占据后呈中性的表面态称为施主型表面态。根据表面态与体内交换电子所需时间不同又分为快态和慢态。快态与体内交换电子在毫秒或更短的时间内完成，慢态需要毫秒以上直至数小时或更长。第6页，共25页，编辑于2022年，星期五一般那些位于Si-SiO2界面上的电子状态为“快态”，

4、当外界作用导致Si体内电子分布发生变化时，快态能与体内状态快速交换电子，表面态中的电子占据情况随之很快变化。与此对应，半导体表面还有一种“慢态”，慢态处于厚度为零点几纳米到几纳米的Si表面天然氧化层外表面上，也就是处于氧化层-空气界面上，也可能来自Si-SiO2界面附近的缺陷或位于禁带中的杂质能级。慢态与体内交换电子时必须通过氧化层，因此就比较困难，时间可能很长。第7页，共25页，编辑于2022年，星期五5.2 Si-SiO2系统中的表面态与表面处理系统中的表面态与表面处理一、一、Si-SiO2系统中的表面态系统中的表面态 研究表明在Si-SiO2系统中存在着四种基本形式的电荷或能态，如下图所

5、示：图5.3 Si-SiO2系统中的能态和电荷第8页，共25页，编辑于2022年，星期五(1)SiO2层中可动离子层中可动离子可动离子包括Na+、K+、H+等。由于Na+在一般环境气氛中广泛存在，可以来源于工艺中的化学试剂、器皿和各种沾污。一般SiO2中Na+密度在1012cm-2以上。可动离子在SiO2中的扩散系数和迁移率都很大，受电场和温度的作用能够在SiO2层中漂移，对器件性能影响显著，是一种重要的离子沾污来源。第9页，共25页，编辑于2022年，星期五(2)SiO2层中的固定表面电荷层中的固定表面电荷由于在Si-SiO2界面附近存在过剩硅离子从而产生固定表面正电荷，它一般位于Si-Si

6、O2界面20nm以内，并且不容易漂移。固定电荷密度与氧化层厚度、杂质类型、杂质浓度、表面电势等因素无关，一般不能充放电，不能与Si交换电荷。固定电荷密度与氧化工艺条件、退火条件以及Si单晶的晶向(晶面)有显著关系。第10页，共25页，编辑于2022年，星期五(3)Si-SiO2界面处的界面态界面处的界面态界面处Si晶格中断，使Si-SiO2界面Si禁带中存在许多准连续的表面电子能级。Si-SiO2界面处的界面态可以迅速地从半导体导带和价带俘获载流子或向导带和价带激发载流子，是“快态”。界面态分施主型和受主型两种。第11页，共25页，编辑于2022年，星期五(4)SiO2中的陷阱电荷中的陷阱电荷

7、由于X射线、射线或电子射线的辐射，在SiO2中激发产生自由电子和空穴，如果同时存在电场，除复合作用外，电子在SiO2中可以运动至SiO2外表面或由Si-SiO2界面向Si中移动，而空穴由于运动困难而被SiO2中原有陷阱俘获，从而在SiO2中留下正的空间电荷。这种由辐射电离引起的电荷由退火工艺容易予以消除。第12页，共25页，编辑于2022年，星期五二、表面处理二、表面处理(1)Si-SiO2界面处的界面态密度和Si的晶向(晶面)有关，一般(111)面的态密度比(110)面大，而(110)面的态密度又比(100)大，也就是说(100)面的界面态密度最小。为减少界面态影响，在MOS器件和集成电路生

8、产中常选用(100)晶面。将Si-SiO2系统在氢或氢和氮的混合气体中进行400-450低温退火，使氢与Si形成稳定的H-Si键，可以有效减少界面态密度。惰性保护气体下的高温退火也是降低界面态密度的有效手段。第13页，共25页，编辑于2022年，星期五(2)SiO2层中的固定表面电荷与Si单晶的晶向(晶面)、氧 化工艺条件和退火工艺条件等因素有关。在不同的Si晶面上采用相同的氧化工艺条件所制备的Si-SiO2系统，固定表面电荷密度也是按照(111)、(110)和(100)晶面的顺序下降，为控制固定电荷应采用(100)晶面。另外，与湿氧氧化和水汽氧化相比，采用干氧氧化工艺生长的SiO2中固定电荷

9、密度最低，因此适当增加干氧氧化时间、降低SiO2生长速率都能使固定电荷密度降低。由于固定电荷起因于Si-SiO2界面附近存在的过剩硅离子，采用退火工艺可进一步降低SiO2中已经形成的固定电荷。第14页，共25页，编辑于2022年，星期五(3)影响Si半导体器件性能最重要的因素是Si-SiO2系统中 SiO2层内可动离子的漂移。降低SiO2层中可动离子的影响可以从几个方面着手：首先是要设法控制并减少器件制造工艺过程中的Na+沾污；其次，由于要根本避免Na+沾污几乎不可能，那么对于已经存在于SiO2中的Na+应该设法使其固定在空气-SiO2或金属-SiO2界面附近，以减弱它们的不良影响；还有就是芯

10、片完成后，再采取制备钝化膜来保护管芯的措施，以阻挡Na+的重新沾污。第15页，共25页，编辑于2022年，星期五Na+来源广泛，要完全避免非常困难。由于高纯化学试剂、高纯水和高等级净化环境的广泛采用，一般认为Na+的主要来源是高温氧化/扩散炉石英炉管表面的沾污造成的，应该经常保持石英炉管的清洁以减少Na+沾污。清洁石英炉管的方法之一是在炉管内通入HCl。实践表明，采用HCl处理效果明显，SiO2的Na+沾污可以降低一个数量级。第16页，共25页，编辑于2022年，星期五对已经存在于SiO2中的Na+，要尽量减少其可动性。采用所谓“磷处理”能达到这种目的。把金属化后的硅片在POCl3气氛中进行合

11、金，从而在SiO2外表面形成磷硅玻璃。磷硅玻璃具有“吸取”SiO2中Na+并且阻挡外界Na+沾污的双重作用。另外还可以制备钝化层以防止可动电荷Na+的沾污，Si3N4具有比磷硅玻璃更强的阻挡外界Na+和吸收SiO2中已经存在的Na+的作用。通过采用Si3N4-SiO2-Si多层结构，可以降低Si3N4直接代替SiO2所带来的高界面态密度和陷阱等缺陷的影响。第17页，共25页，编辑于2022年，星期五5.3 表面能带弯曲与反型表面能带弯曲与反型处于热平衡态的半导体具有统一的费米能级。当半导体表面与体内交换电子并最终达到平衡时，包括氧化层、表面、体内的各部分区域必定也具有统一的费米能级。因此在趋于

12、平衡的过程中，如果半导体体内有较多的电子填充到表面能级，半导体表面就因此而带负电，反之半导体表面就会带正电。第18页，共25页，编辑于2022年，星期五在表面能级中可以定出一个能量确定值Es，当电子填充 的能级达到Es时，表面恰好呈中性。如果原先半导体的费米能级比Es高，为达到平衡必然有电子从体内运动至表面，表面能级上的这些负电荷所产生的电场又作用在半导体表面层上，使半导体表面附近的能带向上弯曲形成正空间电荷，表面能级中的负电荷与半导体表面层形成的正空间电荷的数量在达到平衡时完全相等。如果表面能级密度很大，在EF略高于Es时表面能级中就填入很多负电荷，这样在达到平衡后EF与Es接近，而电子填充

13、前的EF与Es之差大约就是半导体表面附近能带上弯高度。第19页，共25页，编辑于2022年，星期五与此类似当Es高于半导体体内EF时，表面能级中出现正 电荷，因此表面附近出现能带下弯，产生负的空间电荷。上述情形分别示于图5.4(a)、(b)中。图5.4 半导体表面与体内交换电子引起的能带弯曲情况第20页，共25页，编辑于2022年，星期五 说明：说明：对于图5.4(a)中表面能级接受体内电子、能级上弯的情况，n型样品的近表面区域导带底Ec距EF的距离要比体内大，同时EF距价带顶Ev比体内更近，也就是近表面区域电子减少而空穴增多(多数载流子耗尽)，甚至可以出现该区域转化为p型(反型)的情形。如果

14、原来就是p型样品，那么能带上弯导致近表面区域空穴浓度更大，从而使表面层变为p+层(多数载流子积累)。第21页，共25页，编辑于2022年，星期五对于图5.4(b)所示的表面能级带正电、能带下弯的情况，那么p型样品在近表面区域其EF距价带顶Ev的距离就有可能比距导带底Ec的距离更远，这样该区域电子浓度大于空穴浓度，呈现n型反型层。对n型样品则由于能带下弯将使近表面区域电子增多，呈现n+表面层(多数载流子积累)。通常氧化层中的带电中心均为带正电的离子，受其作用表面能带要向下弯曲，因此氧化层下半导体表面的实际情况与图 5.4(b)所示的情况类似。第22页，共25页，编辑于2022年，星期五5.4 表

15、面复合表面复合前面只考虑了半导体体内的复合过程，实际上少子寿命在很大程度上受半导体表面形状和表面状态的影响。由于半导体表面处存在着特有的杂质和缺陷能级以及禁带中的表面能级，它们都可以形成复合中心能级而具有促进复合的作用，通常就把发生在半导体表面的复合过程称为表面复合。表面复合也是间接复合，间接复合理论同样适用于表面复合过程。第23页，共25页，编辑于2022年，星期五 半导体中表面复合与体内复合同时发生，如果这两种不同位置的复合独立发生互不影响，那么实际非平衡载流子的寿命应为表面复合和体内复合的综合效果，即1/v 是体内复合几率，1/s 是表面复合几率，而称为有效寿命。第24页，共25页，编辑于2022年，星期五 为描述发生在半导体表面的复合，定义表面复合率Us为单位时间内通过单位表面积复合消失的电子-空穴对数。表面复合率Us与表面处的非平衡载流子浓度(p)s成正比式中s为表面复合速度，它反映了表面复合的强弱。s的大小主要受到晶体表面的物理性质和外界气氛的影响。因为较高的表面复合速度会使更多的非平衡载流子在表面复合中消失，大多数半导体器件都希望具有稳定良好的表面和 很少的表面复合。第25页，共25页，编辑于2022年，星期五