单片机系统的串行扩展PPT讲稿.ppt

《单片机系统的串行扩展PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《单片机系统的串行扩展PPT讲稿.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单片机系统的串行扩展1第1页，共37页，编辑于2022年，星期五 7.1 MCS-51系统的串行扩展原理系统的串行扩展原理 目目前前，对对控控制制系系统统微微型型化化的的要要求求越越来来越越高高，便便携携式式的的智智 化化仪仪器器需需求求量量越越来来越越大大。为为了了使使仪仪器器微微型型化化，首首先先要要设设法法减减 少仪器所用芯片的引脚数。这样一来过去常用的并行总线少仪器所用芯片的引脚数。这样一来过去常用的并行总线 接口方案由于需要较多的引脚数而不得不舍弃，转而采用接口方案由于需要较多的引脚数而不得不舍弃，转而采用 只只需需少少量量引引脚脚数数的的串串行行总总线线接接口口方方案案。SPI S

2、PI(Serial Serial Peripheral Peripheral Interface Interface)和和I I2 2C C(Inter-Integrated Inter-Integrated Circuit Circuit)就就是是两两种常用的串行总线接口。种常用的串行总线接口。SPISPI三三线线总总线线只只需需3 3根根引引脚脚线线就就可可与与外外部部设设备备相相连连。而而I I2 2C C 两线总线则只需两线总线则只需2 2根引脚线就可与外部设备相连。根引脚线就可与外部设备相连。2第2页，共37页，编辑于2022年，星期五7.1.1 SPI7.1.1 SPI三线总线三线

3、总线三线总线三线总线 一一一一SPISPI总线概述总线概述总线概述总线概述SPISPI实际上是一种串行总线接口实际上是一种串行总线接口标准。标准。SPISPI方式可允许同时同步方式可允许同时同步传送和接收传送和接收8 8位数据，它工作位数据，它工作时传输速率最高可达几十兆位时传输速率最高可达几十兆位/秒。秒。SPISPI用以下用以下3 3个引脚来完成个引脚来完成通信：通信：(1)(1)串行数据输出串行数据输出SDO SDO (Serial Data Out)(Serial Data Out)。(2)(2)串行数据输入串行数据输入SDISDI (Serial Data In)(Serial Da

4、ta In)。(3)(3)串行时钟串行时钟SCK SCK (Serial Clock)(Serial Clock)。图图 7-1 7-1 主机、从机之间主机、从机之间SPISPI总线连接示意图总线连接示意图3第3页，共37页，编辑于2022年，星期五 二二二二.SPI.SPI总线的结构与工作原理总线的结构与工作原理总线的结构与工作原理总线的结构与工作原理 SPISPI总总线线有有主主机机、从从机机的的概概念念。主主机机的的发发送送与与从从机机的的接接收收相相连连，主主机机的的接接收收与与从从机机的的发发送送相相连连，主主机机产产生生的的时时钟钟信信号号输输出出到到从从机机的的时时钟钟引引脚脚上

5、上，除除了了以以上上三三根根通通讯讯线线外外，一一般般从从机机还还需一根片选控制线。需一根片选控制线。由由于于SPISPI的的数数据据输输出出线线（SDOSDO）和和数数据据输输入入线线（SDISDI）是是分分开开的的，因因此此允允许许主主机机、从从机机之之间间发发送送和和接接收收同同时时进进行行，至至于于数数据据是是否否有有效效取取决决与与应应用用软软件件。当当主主机机发发出出片片选选控控制制信信号号以以后后，数数据据的的传传输输节节拍拍由由主主机机的的SCKSCK信信号号控控制制。对对具具有有SPISPI功功能能的的单单片片机机，时时序序图图中中的的SDOSDO和和SCKSCK的的波波形形

6、由由硬硬件件自自动动产产生生，数数据据的的接接收也是由硬件自动完成的。收也是由硬件自动完成的。4第4页，共37页，编辑于2022年，星期五图图7-2 SPI7-2 SPI通讯的时序图通讯的时序图主主机机的的SSSS信信号号有有效效后后，选选中中从从设设备备，在在SCKSCK的的上上升升沿沿主主机机发发送送数数据据，SCKSCK的的下下降降沿沿主主机机接接收收数数据据。而而对对没没有有SPISPI功功能能的的单单片片机机，则则时时序序图图中中的的SDOSDO和和SCKSCK的的波波形形要要由由软软件件产产生生，数数据据的的接接收收也也要要由由软软件来完成。件来完成。5第5页，共37页，编辑于20

7、22年，星期五 7.2 单片机的外部串行扩展单片机的外部串行扩展 串行外围器件由于具有体积小、价格低、占用串行外围器件由于具有体积小、价格低、占用I/OI/O口线少等优点。口线少等优点。正在越来越多的领域被广泛应用。下面分别介绍串行正在越来越多的领域被广泛应用。下面分别介绍串行E2PROME2PROM、串行输入输出接口、串行串行输入输出接口、串行A/DA/D转换器。转换器。7.2.1 7.2.1 串行扩展串行扩展串行扩展串行扩展E E2 2 PROMPROM 串行串行E E2 2PROMPROM具有体积小（通常为具有体积小（通常为8 8脚封装）、价格低、占用脚封装）、价格低、占用I/OI/O口

8、线少、寿命长（能重复使用口线少、寿命长（能重复使用100100，000000次及次及100100年数据不丢失）、抗干年数据不丢失）、抗干扰能力强、不易被改写等优点。随着当今智能化仪表趋于小型化，再扰能力强、不易被改写等优点。随着当今智能化仪表趋于小型化，再加真正需要预设的数据位、控制位、保密位等数据并不占据太多的存加真正需要预设的数据位、控制位、保密位等数据并不占据太多的存储空间，串行储空间，串行E E2 2PROMPROM正被广泛应用于多功能的智能化仪表中。表正被广泛应用于多功能的智能化仪表中。表7-27-2列列出了美国出了美国ATMELATMEL公司公司I I2 2C C总线的总线的AT2

9、4CAT24C系列串行系列串行E2PROME2PROM，表，表7-37-3列出列出了美国了美国ATMELATMEL公司公司SPISPI总线的总线的AT25AT25系列串行系列串行E E2 2PROM PROM。为读者选择。为读者选择不同容量、不同接口总线及了解有关串行不同容量、不同接口总线及了解有关串行E E2 2PROMPROM的详细性能提供参的详细性能提供参考。考。6第6页，共37页，编辑于2022年，星期五7第7页，共37页，编辑于2022年，星期五8第8页，共37页，编辑于2022年，星期五 I2C的结构与工作原理的结构与工作原理 I I2 2C C总线上所有器件的总线上所有器件的SD

10、A SDA 线并接在一起，所有器件的线并接在一起，所有器件的SCLSCL线并接在一起，且线并接在一起，且SDA SDA 线和线和SCLSCL线必须通过上拉电阻连接到正线必须通过上拉电阻连接到正电源。图电源。图7-37-3为为I I2 2C C总线器件的连接图。总线器件的连接图。图图7-3 I2C7-3 I2C总线器件电气连接图总线器件电气连接图9第9页，共37页，编辑于2022年，星期五 I I2 2C C总总线线的的数数据据传传输输协协议议要要比比SPISPI总总线线复复杂杂一一些些，因因为为I I2 2C C总总线线器器件件没没有有片片选选控控制制线线，所所以以I I2 2C C总总线线数

11、数据据传传输输的的开开始始必必须须，由由主主器器件件产产生生通通讯讯的的开开始始条条件件（SCLSCL高高电电平平时时，SDASDA产产生生负负跳跳变变）；通通讯讯结结束束时时，由由主主器器件件产产生生通通讯讯的的结结束束条条件件（SCLSCL高高电电平平时时，SDASDA产产生生正正跳跳变变）。SDASDA线线上上的的数数据据在在SCLSCL高高电电平平期期间间必必须须保保持持稳稳定定，否否则则会会被被误误认认为为开开始始条条件件或或结结束束条条件件，只只有有在在SCLSCL低低电电平平期期间间才才能能改改变变SDASDA线线上上的的数数据据。图图7-47-4为为I I2 2C C总总线线的

12、的数数据传输波形图。据传输波形图。图图7-4 I2C7-4 I2C总线的数据传输波形图总线的数据传输波形图。10第10页，共37页，编辑于2022年，星期五 一一.AT24C系列系列E2PROM的功能及特点的功能及特点 AT24CAT24C系系列列为为美美国国ATMELATMEL公公司司推推出出的的串串行行CMOSCMOS型型E E2 2PROMPROM，具具有有功功耗耗小小，宽宽电电压压范范围围等等优优点点。工工作作电电流流约约3mA3mA，静静态态电电流流随随电电源源电电压压不不同同为为30uA30uA110 110 uAuA，存存储储容容量量有有12881288、25682568、512

13、85128、1K81K8、2K82K8、4K84K8、8K88K8、16K816K8、32K832K8和和64K864K8等等多多种种规规格格，图图7-57-5为为AT24CAT24C系系列列串串行行E E2 2PROMPROM的的引引脚脚图图。图图中中A0A0、A1A1、A2A2为为器器件件地地址址引引脚脚，VSSVSS为为地地，VCCVCC为为正正电电源源，写写保保护护，SCLSCL为为串行时钟线，串行时钟线，SDASDA为串行数据线。为串行数据线。图图7-5 AT24C7-5 AT24C系列串行系列串行E2PROME2PROM的引脚图的引脚图11第11页，共37页，编辑于2022年，星期

14、五二二.AT24C系列系列E2PROM接口及地址选择接口及地址选择 AT24CAT24C系系列列E E2 2PROMPROM采采用用I I2 2C C总总线线，I I2 2C C总总线线上上可可挂挂接接多多个个接接口口器器件件，在在I I2 2C C总总线线上上的的每每个个器器件件应应有有唯唯一一的的器器件件地地址址，按按I I2 2C C总总线线规规则则，器器件件地地址址为为7 7位位二二进进制制数数，它它与与1 1位位数数据据方方向向位位构构成成一一个个器器件件寻寻址址字字节节。器器件件寻寻址址字字节节的的最最低低位位（D0D0）为为方方向向位位（读读/写写）；最最高高4 4位位（D7D7

15、D4D4）为为器器件件型型号号地地址址（不不同同的的I I2 2C C总总线线接接口口器器件件的的型型号号地地址址由由厂厂家家给给定定，AT24CAT24C系系列列E E2 2PROMPROM的的型型号号地地址址皆皆为为10101010）；其其余余3 3位位（D3D3D1D1）与与器器件件引引脚脚地地址址A2A1A0A2A1A0相相对对应应。器器件件地地址址格格式式：1010 1010 A2A1A0 A2A1A0 12第12页，共37页，编辑于2022年，星期五 对对于于E E2 2PROMPROM的的片片内内地地址址，AT24C01AT24C01和和AT24C02AT24C02由由于于芯芯片

16、片容容量量可可用用一一个个字字节节表表示示，故故读读写写某某个个单单元元前前，先先向向E E2 2PROMPROM写写入入一一个个字字节节的的器器件件地地址址，再再写写入入一一个个字字节节的的片片内内地地址址。而而AT24C04AT24C04、AT24C08 AT24C08 和和AT24C16AT24C16分分别别需需要要9 9位位、1010位位和和11 11位位片片内内地地址址，所所以以AT24C04AT24C04把把器器件件地地址址中中的的D1D1作作为为片片内内地地址址的的最最高高位位，AT24C08AT24C08把把器器件件地地址址中中的的D2D1D2D1作作为为片片内内地地址址的的最

17、最高高两两位位，AT24C16AT24C16把把器器件件地地址址中中的的D3D2D1D3D2D1作作为为片片内内地地址址的的最最高高三三位位。凡凡在在系系统统中中把把器器件件的的引引脚脚地地址址用用作作片片内内地地址址后后，该该引引脚脚在在电电路路中中不不得得使使用用，作作悬悬空空处处理理。AT24C32AT24C32、AT24C64AT24C64、AT24C128AT24C128、AT24C256AT24C256和和 AT24C512AT24C512的的片片内内地地址址采用两个字节。采用两个字节。13第13页，共37页，编辑于2022年，星期五 三三.AT24C系列系列E2PROM的读写操作

18、原理的读写操作原理 下列读写操作中下列读写操作中SDASDA线上数据传送状态标记注释如下：线上数据传送状态标记注释如下：S S为开始信号（为开始信号（SCLSCL高电平时，高电平时，SDASDA产生负跳变），产生负跳变），由主机发送。由主机发送。P P为结束信号（为结束信号（SCLSCL高电平时，高电平时，SDASDA产生正跳变），由产生正跳变），由 主机发送。主机发送。addraddr、addr_H addr_H 和和addr_L addr_L 为地址字节，指定片内某一为地址字节，指定片内某一 单元地址，由主机发送。单元地址，由主机发送。data data 为数据字节，由数据发送方发送。为数

19、据字节，由数据发送方发送。0 0为肯定应答信号，由数据接收方发送。为肯定应答信号，由数据接收方发送。1 1为否定应答信号为否定应答信号,由数据接收方发送。由数据接收方发送。14第14页，共37页，编辑于2022年，星期五 主主机机控控制制数数据据线线SDASDA时时，在在SCLSCL高高电电平平期期间间必必须须保保持持SDASDA线线上上的的数数据据稳稳定定，否否则则会会被被误误认认为为对对从从机机开开始始条条件件或或结结束束条条件件。主主机机只只能能在在SCLSCL低低电电平平期期间间改改变变SDASDA线线上上的的数数据据。主主机机写写操操作作期期间间，用用SCLSCL的的上上升升沿沿写写

20、入入数数据据；主主机机读读操操作作期期间间，用用SCLSCL的下降沿读出数据。的下降沿读出数据。AT24CAT24C系系列列AT24C01AT24C01AT24C16AT24C16芯芯片片的的存存储储容容量量最最多多为为中中读读n n个字节的数据格式个字节的数据格式 从从AT24CAT24C系列系列AT24C01AT24C01AT24C16AT24C16中读中读n n个字节的数据格式个字节的数据格式：15第15页，共37页，编辑于2022年，星期五从从AT24CAT24C系系列列AT24C32AT24C32AT24C512AT24C512中中读读n n个个字字节节的的数数据据格格式：式：向向A

21、T24CAT24C系系列列AT24C01AT24C01AT24C16AT24C16中中写写n n个个字字节节的的数数据据格格式式（n n页页长，且长，且n n个字节不能跨页）：个字节不能跨页）：向向AT24CAT24C系列系列AT24C32AT24C32AT24C512AT24C512中写中写n n个字节的数据格式（个字节的数据格式（n n页长，且页长，且n n个字节不能跨页）：个字节不能跨页）：16第16页，共37页，编辑于2022年，星期五四、四、AT24C系列系列E2PROM与与MCS-51单片机单片机 的数据交换的数据交换 图图7-6 7-6 为一片为一片AT24CAT24C系列系列E

22、 E2 2PROMPROM与与MCS-51MCS-51单片机的连接电单片机的连接电 路图。若有多片路图。若有多片E E2 2PROMPROM与与MCS-51MCS-51单片机相连，则各单片机相连，则各 E E2 2PROMPROM的器件地址引脚接线要不同。的器件地址引脚接线要不同。图图7-6 AT24C7-6 AT24C系列系列E E2 2PROMPROM与与MCS-51MCS-51单片机的连接电路图单片机的连接电路图17第17页，共37页，编辑于2022年，星期五 图图7-7 74LS1657-7 74LS165内部结构图内部结构图7.2.2 7.2.2 串行扩展串行扩展串行扩展串行扩展I/

23、OI/O接口接口接口接口 MCS-51 MCS-51单片机的并行单片机的并行I/OI/O接口与外部接口与外部RAMRAM是统一编址的，即扩展是统一编址的，即扩展并行并行I/OI/O接口要占用单片机的外部接口要占用单片机的外部RAMRAM的空间。若用串行的方法扩展的空间。若用串行的方法扩展I/OI/O接口，则可以节省系统的硬件开销，是一种经济、实用的方法。下面分接口，则可以节省系统的硬件开销，是一种经济、实用的方法。下面分别介绍串行输入接口和串行输出接口。别介绍串行输入接口和串行输出接口。一一一一.串行输入接口串行输入接口串行输入接口串行输入接口74LS16574LS165 74LS16574L

24、S165是一个是一个8 8输入，串行输出的接口电路。其内部结构如图输入，串行输出的接口电路。其内部结构如图7-77-7所示。所示。18第18页，共37页，编辑于2022年，星期五 为数据锁存端，当为数据锁存端，当 为低电平时锁存数据；为低电平时锁存数据；CP1CP1和和CP2CP2为为移位脉冲输入端；移位脉冲输入端；Q7Q7为数据输出端；为数据输出端；DSDS为数据输出端；为数据输出端；CPCP的的上升沿移出数据。上升沿移出数据。74LS16574LS165作为串行输入接口可以单片使用，作为串行输入接口可以单片使用，也可级联使用。级联使用的电路图也可级联使用。级联使用的电路图7-87-8所示。

25、所示。图图7-8 74LS1657-8 74LS165级联使用电路连接图级联使用电路连接图二串行输出接口二串行输出接口二串行输出接口二串行输出接口74LS16474LS164 74LS16474LS164是一个串行输入，是一个串行输入，8 8位并行输出的接口电路。其内部结构如位并行输出的接口电路。其内部结构如图图7-97-9所示。所示。为清零端，当为清零端，当 为低电平时清零；为低电平时清零；A A和和B B为数据输出端；为数据输出端；CPCP端为移位脉冲输入端，端为移位脉冲输入端，CPCP的上升沿移入数据。的上升沿移入数据。74LS16474LS164作为串行输作为串行输出接口可以单片使用，

26、也可级联使用。级联使用的电路连接如图出接口可以单片使用，也可级联使用。级联使用的电路连接如图7-107-1019第19页，共37页，编辑于2022年，星期五图图7-9 74LS1647-9 74LS164内部结构图内部结构图图图7-10 74LS1647-10 74LS164级联使用电路连接图级联使用电路连接图20第20页，共37页，编辑于2022年，星期五 7.2.3 7.2.3 串行扩展串行扩展串行扩展串行扩展A/DA/D转换器转换器转换器转换器 随着对智能化仪表微型化要求的越来越高，串行随着对智能化仪表微型化要求的越来越高，串行A/DA/D转转换器件由于具有体积小、价格低、占用换器件由于

27、具有体积小、价格低、占用I/OI/O口线少等优点而被口线少等优点而被广泛应用。美国的模拟器件公司广泛应用。美国的模拟器件公司(ADI)(ADI)、MAXIMMAXIM公司和德州仪公司和德州仪器器(TI)(TI)公司等许多公司纷纷推出能满足不同用户要求的串行公司等许多公司纷纷推出能满足不同用户要求的串行A/DA/D转换器件。表转换器件。表7.47.4列出了美国列出了美国TITI公司系列串行公司系列串行A/DA/D转换器件。转换器件。一、一、11 11通道通道1212位串行模数转换器位串行模数转换器TLC2543TLC2543引脚及内部结构引脚及内部结构介绍。介绍。21第21页，共37页，编辑于2

28、022年，星期五 TLC2543 TLC2543是德州仪器公司生产的是德州仪器公司生产的1212位开关电容型逐次逼近模数转位开关电容型逐次逼近模数转换器，最大转换时间换器，最大转换时间10s10s，11 11个模拟输入通道，个模拟输入通道，3 3路内置自测试方路内置自测试方式，采样率为式，采样率为66kbps66kbps，线性误差，线性误差1LSBmax1LSBmax，有转换结束输出，有转换结束输出EOCEOC，具有单、双极性输出，可编程的具有单、双极性输出，可编程的MSBMSB或或LSBLSB前导，可编程输出数据长度。前导，可编程输出数据长度。它具有三个控制输入端，采用简单的它具有三个控制输

29、入端，采用简单的3 3线线SPISPI串行接口可方便地与微机进串行接口可方便地与微机进行连接，是行连接，是1212位数据采集系统的最佳选择器件之一。图位数据采集系统的最佳选择器件之一。图7-117-11和图和图7-127-12分分别是别是TLC2543TLC2543的引脚排列图和内部结构图。的引脚排列图和内部结构图。TLC2543TLC2543有两种封装形式。有两种封装形式。表表7.57.5是是TLC2543TLC2543的引脚功能说明的引脚功能说明22第22页，共37页，编辑于2022年，星期五图图7-11 TLC25437-11 TLC2543的引脚排列图的引脚排列图图图7-12 TLC2

30、5437-12 TLC2543的内部结构图的内部结构图23第23页，共37页，编辑于2022年，星期五 24第24页，共37页，编辑于2022年，星期五 表表7-5 TLC25437-5 TLC2543的引脚功能说明的引脚功能说明25第25页，共37页，编辑于2022年，星期五二二二二TLC2543TLC2543的工作方式和输入通道的选择的工作方式和输入通道的选择的工作方式和输入通道的选择的工作方式和输入通道的选择 TLC2543TLC2543是是一一个个多多通通道道和和多多工工作作方方式式的的模模数数转转换换器器件件，其其工工作作方方式式和和输输入入通通道道的的选选择择是是通通过过向向TLC

31、2543TLC2543的的控控制制寄寄存存器器写写入入一一个个八八位位的的控控制制字字来来实实现现的的。这这个个八八位位的的控控制制字字由由四四个个部部份份组组成成：D7 D7 D6 D6 D5 D5 D4D4选选择择输输入入通通道道，D3 D3 D2D2选选择择输输出出数数据据长长度度，D1D1选选择择输输出出数数据据顺顺序序，D0D0选选择择转转换换结结果果的的极极性性。八八位位控控制制字字的的各各位位的的含含义义如如表表7-67-6表表7-97-9所所示示。主主机机以以MSBMSB为为前前导导方方式式将将控控制制字字写写入入TLC2543TLC2543的的控控制制寄寄存存器器，每每个个数

32、数据据位位都都是是在在CLOCKCLOCK序序列列的的上上升升沿沿被被写写入入控控制制寄存器。寄存器。26第26页，共37页，编辑于2022年，星期五表表7-6 7-6 输入通道选择输入通道选择表表7-7 7-7 输出数据长度选择输出数据长度选择27第27页，共37页，编辑于2022年，星期五表表7-8 7-8 输出数据顺序选择输出数据顺序选择表表7-9 7-9 转换结果极性选择转换结果极性选择28第28页，共37页，编辑于2022年，星期五 三三三三TLC2543TLC2543的读写时序的读写时序的读写时序的读写时序 当片选信号为高电平时，当片选信号为高电平时，CLOCK CLOCK 和和

33、DATA_ IN DATA_ IN 被禁止、被禁止、DATA_ OUTDATA_ OUT为高阻状态，以便为为高阻状态，以便为SPISPI总线上的其它器件让出总总线上的其它器件让出总线。在片选信号的下降沿，线。在片选信号的下降沿，A/DA/D转换结果的第一位数据出现在转换结果的第一位数据出现在DATA_ OUTDATA_ OUT引脚上，引脚上，A/DA/D转换结果的其它数据位在时钟信号转换结果的其它数据位在时钟信号CLOCK CLOCK 的下降沿被串行输出到的下降沿被串行输出到DATA_ OUTDATA_ OUT引脚。在片选信号引脚。在片选信号下降沿以后，时钟信号下降沿以后，时钟信号CLOCK

34、CLOCK 的前八个上升沿将八位控制字的前八个上升沿将八位控制字从从DATA_ INDATA_ IN引脚串行输入到引脚串行输入到TLC2543TLC2543的控制寄存器。在片选的控制寄存器。在片选信号下降沿以后，经历信号下降沿以后，经历8 8个个(或或1212个个/或或1616个个)时钟信号完成对时钟信号完成对A/DA/D转换器的一次读写。本次写入的控制字在下一次转换中起转换器的一次读写。本次写入的控制字在下一次转换中起作用，本次读出的结果由上次输入的控制字决定。作用，本次读出的结果由上次输入的控制字决定。A/DA/D转换可转换可由片选的下降沿触发，也可由由片选的下降沿触发，也可由CLOCKC

35、LOCK信号触发。信号触发。29第29页，共37页，编辑于2022年，星期五 图图7-137-13是由片选的下降沿触发是由片选的下降沿触发A/DA/D转换，输出数据长度为转换，输出数据长度为8 8位、位、以以MSBMSB导前的读写时序图。图导前的读写时序图。图7-147-14是由是由CLOCKCLOCK信号触发信号触发A/DA/D转换，转换，输出数据长度为输出数据长度为8 8位、以位、以MSBMSB导前的读写时序图。图导前的读写时序图。图7-157-15是由片是由片选的下降沿触发选的下降沿触发A/DA/D转换，输出数据长度为转换，输出数据长度为1212位、以位、以MSBMSB导前的读导前的读写

36、时序图。图写时序图。图7-167-16是由是由CLOCKCLOCK信号触发信号触发A/DA/D转换，输出数据长度转换，输出数据长度为为1212位、以位、以MSBMSB导前的读写时序图。图中的（导前的读写时序图。图中的（A11 A10 A9 A8A11 A10 A9 A8）A7 A7 A0 A0为（为（1212）8 8位的位的A/DA/D转换结果，转换结果，B7 B6 B0B7 B6 B0为控制字。为控制字。30第30页，共37页，编辑于2022年，星期五图图7-13 7-13 片选的下降沿触发片选的下降沿触发A/DA/D转换、输出数据长转换、输出数据长度为度为8 8位、以位、以MSBMSB导前

37、的读写时序图导前的读写时序图。31第31页，共37页，编辑于2022年，星期五图图7-14 CLOCK7-14 CLOCK信号触发信号触发A/DA/D转换、输出数据长度转换、输出数据长度为为8 8位、以位、以MSBMSB导前的读写时序图。导前的读写时序图。32第32页，共37页，编辑于2022年，星期五图图7-15 7-15 片选的下降沿触发片选的下降沿触发A/DA/D转换、输出数据长转换、输出数据长度为度为1212位、以位、以MSBMSB导前的读写时序图导前的读写时序图。33第33页，共37页，编辑于2022年，星期五图图7-16 CLOCK7-16 CLOCK信号触发信号触发A/DA/D转

38、换、输出数据长转换、输出数据长度为度为1212位、以位、以MSBMSB导前的读写时序图。导前的读写时序图。34第34页，共37页，编辑于2022年，星期五 四四四四MCS-51 MCS-51 单片机对单片机对单片机对单片机对TLC2543TLC2543的读写子程序的读写子程序的读写子程序的读写子程序 以以下下的的子子程程序序RADRAD用用于于读读上上次次的的1212位位A/DA/D转转换换结结果果和和写写下下一一次次转转换换的的控控制制字字。转转换换结结果果存存放放于于寄寄存存器器R4R5R4R5中中。下下一一次次转转换换的的控控制制字字选选择择AIN1AIN1通通道道、输输出出数数据据长长

39、度度为为1212位位、MSBMSB导导前前、转转换换结结果果为为单单极极性性。MCS-51MCS-51单单片片机机与与TLC2543TLC2543的的硬硬件件连连接接为为：P1.0P1.0 ，P1.1P1.1CLOCKCLOCK，P1.2P1.2 DATA DATA INPUTINPUT，P1.3P1.3 DATA DATA OUT OUT。A/DA/D转换的程序清单如下：转换的程序清单如下：AD_CS AD_CS BIT P1.0 BIT P1.0 AD_SCK AD_SCK BIT P1.1 BIT P1.1 AD_SDI AD_SDI BIT P1.2 BIT P1.2 AD_SDO A

40、D_SDO BIT P1.3 BIT P1.3 RAD:CLR RAD:CLR AD_CSAD_CS CLR CLRA A MOV R5 MOV R5，A A MOV R2,#12 MOV R2,#12 MOV A MOV A，#00010000B#00010000B MOV R3,A MOV R3,A 35第35页，共37页，编辑于2022年，星期五AD1:MOV C,AD_SDOAD1:MOV C,AD_SDO MOV A,R5 MOV A,R5 RLC A RLC A MOV R5,AMOV R5,AMOV A,R4MOV A,R4RLC ARLC AMOV R4,AMOV R4,AMOV A,R3MOV A,R3 RLC A RLC AMOV R3,AMOV R3,AMOV AD_SDI,CMOV AD_SDI,C SETB AD_SCK SETB AD_SCKNOPNOPNOPNOPCLR AD_SCKCLR AD_SCKDJNZ R2,AD1DJNZ R2,AD1SETB AD_CSSETB AD_CSRETRET36第36页，共37页，编辑于2022年，星期五第七章 结 束第37页，共37页，编辑于2022年，星期五