单片机课单片机结构PPT讲稿.ppt
《单片机课单片机结构PPT讲稿.ppt》由会员分享,可在线阅读,更多相关《单片机课单片机结构PPT讲稿.ppt(70页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、单片机课单片机结构单片机课单片机结构第1页,共70页,编辑于2022年,星期五MCS 51 系列系列51子系列子系列52子系列子系列803180518751803280528752多一个多一个16位定时位定时/计数器计数器含含256B的内部数据存储器的内部数据存储器 存储器类型单片机系列 掩膜ROMEPROM MCS5151803180514KB87514KB52803280528KBMCS 51单片机程序存储器配置单片机程序存储器配置2.1 8051单片机的硬件组成单片机的硬件组成第2页,共70页,编辑于2022年,星期五一、MCS-51单片机的基本结构(8051)时钟电路时钟电路CPU中断
2、控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展线扩展控制器控制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1ROM第3页,共70页,编辑于2022年,星期五MCS-51单片机的基本结构(8031)时钟电路时钟电路CPU中断控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展控线扩展控制器制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1无ROM第4页,共70页,编辑于2022年,星期五MCS-51单片机的基本结构(8751)时钟电路时钟电路CPU中断控制中断控制INT0INT1T0T1串行口串行口64KB总总线扩展
3、线扩展控制器控制器并行并行接口接口串行串行接口接口定时定时/计数器计数器RAMT0T1EPROM第5页,共70页,编辑于2022年,星期五 51系列单片机内部结构如图系列单片机内部结构如图1-1所示。所示。(图中图中“/”两边分别为两边分别为51系列和系列和52系列系列)P3P1P2 可编程 串行I/O口P0外部中断基准频率源控制 128B/256B数据存储器 4KB/8KB程序存储器 2/3个16位定时/计数器 振荡器及 定时电路 CPU 64KB总线扩展控制 可编程并行I/O口内部中断计数脉冲串行输出串行输入P.22P.22第6页,共70页,编辑于2022年,星期五80518051单片机单
4、片机片内功能部件如下:片内功能部件如下:(1)微处理器()微处理器(CPU);1个个8位微处理器及位微处理器及1个布尔处理器个布尔处理器(2)数据存储器()数据存储器(RAM););128B(128字节字节)(3)程序存储器()程序存储器(4KB););(4)4个个8位位准双向准双向并行并行I/O口(口(P0口、口、P1口、口、P2口、口、P3口);口);(5)1个个全双工串行全双工串行通信接口;通信接口;(UART)(6)2个个16位定时器位定时器/计数器;计数器;(7)中断系统;)中断系统;5个中断源,个中断源,2个优先级的中断嵌套结构个优先级的中断嵌套结构(8)特殊功能寄存器()特殊功能
5、寄存器(SFR)。)。21个个还有:片外存储器(还有:片外存储器(64KB+64KB)扩展总线的控制电路。)扩展总线的控制电路。第7页,共70页,编辑于2022年,星期五1P1P1锁存器锁存器P1P1驱动器驱动器P0P0驱动驱动器器P0P0锁存锁存器器定时定时 及及控制控制指指令令寄寄存存器器ALUPSW程序地址程序地址寄存器寄存器P3P3锁存器锁存器P3P3驱动器驱动器暂存暂存2 2暂存暂存1 1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器缓冲器ACC寄存器寄存器 B BS
6、PRAM地址地址寄存器寄存器RAMP2P2驱动驱动器器P2P2锁存锁存器器EPROM/ROM总总体体结结构构框框图图VCCVSSPSENALEEARST第8页,共70页,编辑于2022年,星期五1P1P1锁存器锁存器P1P1驱动器驱动器P0P0驱动驱动器器P0P0锁存锁存器器定时定时 及及控制控制指指令令寄寄存存器器ALUPSW程序地址寄程序地址寄存器存器P3P3锁存器锁存器P3P3驱动器驱动器暂存暂存2 2暂存暂存1 1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器缓冲器AC
7、C寄存器寄存器 B BSPRAM地址地址寄存器寄存器RAMP2P2驱动驱动器器P2P2锁存锁存器器EPROM/ROMVCCVSSPSENALEEARST1、中央处理单元、中央处理单元 CPUPSW用来存放运算结果的一些特征所有的算术运算和大部分的逻辑运算都是通过A来完成程序计数器堆栈指针P.23P.23第9页,共70页,编辑于2022年,星期五2、程序存储器、程序存储器1P1P1锁存器锁存器P1P1驱动器驱动器P0P0驱动驱动器器P0P0锁存锁存器器定时定时 及及控制控制指指令令寄寄存存器器ALUPSW程序地址寄程序地址寄存器存器P3P3锁存器锁存器P3P3驱动器驱动器暂存暂存2 2暂存暂存1
8、 1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器缓冲器ACC寄存器寄存器 B BSPRAM地址地址寄存器寄存器RAMP2P2驱动驱动器器P2P2锁存锁存器器EPROM/ROMVCCVSSPSENALEEARST用于永久性地存储应用程序第10页,共70页,编辑于2022年,星期五3、数据存储器、数据存储器1P1P1锁存器锁存器P1P1驱动器驱动器P0P0驱动驱动器器P0P0锁存锁存器器定时定时 及及控制控制指指令令寄寄存存器器ALUPSW程序地址寄程序地址寄存器存器P3P3锁存
9、器锁存器P3P3驱动器驱动器暂存暂存2 2暂存暂存1 1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器缓冲器ACC寄存器寄存器 B BSPRAM地址寄地址寄存器存器RAMP2P2驱动驱动器器P2P2锁存锁存器器EPROM/ROMVCCVSSPSENALEEARST用于在程序运行时存储工作变量和数据。第11页,共70页,编辑于2022年,星期五 4、并行输入、并行输入/输出端口输出端口1P1P1锁存器锁存器P1P1驱动器驱动器P0P0驱动驱动器器P0P0锁存锁存器器定时定时 及及
10、控制控制指指令令寄寄存存器器ALUPSW程序地址寄程序地址寄存器存器P3P3锁存器锁存器P3P3驱动器驱动器暂存暂存2 2暂存暂存1 1PCONSCONTMODTCONT2CONTHOTL0TH1TL1TH2*TL2*RLDH*RLDL*SBUFIEIP中断、串行口、定时器DPTRPCPC+1缓冲器缓冲器ACC寄存器寄存器 B BSPRAM地址地址寄存器寄存器RAMP2P2驱动驱动器器P2P2锁存锁存器器EPROM/ROMVCCVSSPSENALEEARST第12页,共70页,编辑于2022年,星期五标定角6543214443 4241 4039383736353433323130292827
11、2625242322212019181716151413121110987P1.5P1.6P1.7RSTP3.0NCP3.1P3.2P3.3P3.4P3.5P0.4P0.5P0.6P0.7EANCALEPSENP2.7P2.6P2.5P3.6P3.7P1.4P1.380C51BH80C51BH-280C31BH80C31BH-2XTAL1NCP2.1P2.3P2.2P2.4P2.0VSSXTAL2P1.2P1.1P1.0NCVCCP0.0P0.1P0.2P0.3INT0/P3.21234567891011121314151617181920403938373635343332313029282
12、7262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7 RST/VPDRXD/P3.0TXD/P3.1INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSSVCCP0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7EA/VPPALE/PROGPSENP2.7/A15P2.6/A14P2.5/A13P2.4/A12P2.3/A11P2.2/A10P2.1/A9P2.0/A8803180518751双列直插式DIP封装方形封装8
13、051单片机的引脚及功能单片机的引脚及功能一、芯片封装形式一、芯片封装形式P.25P.25第13页,共70页,编辑于2022年,星期五803180518751P0口地址口地址和数据总线和数据总线P1口口通用口通用口P2口口地址总线地址总线P3口口RXDTXDINT0INT1T0T1WRRDVCCVSSRST/VDDEA/VPPPSENALE/PROGXTAL1XTAL2接电源+5V端接电源地端复位信号输入。接备用电源。外部中断请求定时/计数器外部计数信号输入端片外数据存储器写选通片外数据存储器读选通1、访问外部程序存储器允许信号;2、编程电源VPP。准双向I/O口1、准双向I/O口2、第二功能
14、 外接晶振,晶体振荡电路反相输出端 外接晶振,晶体振荡电路反相输入端1、双向I/O口2、有扩展外部存储器或并行I/O口时,作为数据总线/低8位地址总线分时复用1、准双向I/O口2、有扩展外部存储器或并行I/O口时,作为高8位地址总线二、外部引脚二、外部引脚串行口接收串行口发送1、ALE 地址锁存允许。2、编程脉冲由该引脚引入。外部程序存储器读选通信号。第14页,共70页,编辑于2022年,星期五4040只引脚只引脚按功能分为按功能分为3 3类类:(1 1)电源及时钟引脚)电源及时钟引脚:Vcc:Vcc、VssVss;XTAL1XTAL1、XTAL2XTAL2。(2 2)控制引脚:)控制引脚:P
15、SEN*PSEN*、EA*EA*、ALEALE、RESET RESET(即(即RSTRST)。)。(3 3)I/OI/O口引脚:口引脚:P0P0、P1P1、P2P2、P3P3为为4 4个个8 8位位I/OI/O口的外部引脚。口的外部引脚。1 1、电源及时钟引脚电源及时钟引脚 电源引脚电源引脚 (1 1)VccVcc(4040脚):脚):+5V+5V电源;电源;(2 2)VssVss(2020脚):脚):接地。接地。时钟引脚时钟引脚 (1 1)XTAL1XTAL1(1919脚脚):接接外外部部晶晶体体,采采用用外外接接振振荡荡器器时时,外外部部振振荡荡器器的的输出输出应接到此引脚上。应接到此引脚
16、上。(2 2)XTAL2XTAL2(1818脚):脚):接外部晶体,采用外接振荡器时悬空。接外部晶体,采用外接振荡器时悬空。第15页,共70页,编辑于2022年,星期五2 2、控制引脚控制引脚 提供控制信号,有的引脚还具有提供控制信号,有的引脚还具有复用复用功能。功能。(1)RST/VPD(1)RST/VPD(9(9脚脚):复位复位/备用电源备用电源(“1 1”电平令电平令CPUCPU硬件复位)硬件复位)(2)EA/VPP(2)EA/VPP (Enable Address/Voltage Pulse of ProgRam-ing(Enable Address/Voltage Pulse of
17、ProgRam-ing,3131脚脚)第一功能第一功能:EA:EA:片外程序存储器选择控制端片外程序存储器选择控制端 (接接“0 0”全部使用片外程存全部使用片外程存)第第二二功功能能:VPP:VPP:用用于于施施加加编编程程电电压压(例例如如+21V+21V或或+12V+12V)。对对AT89C51AT89C51,加加在在VPPVPP脚的编程电压为脚的编程电压为+12V+12V或或+5V+5V。(3)ALE/PROG(3)ALE/PROG (3030脚)脚):第第一一功功能能:ALE:ALE为为地地址址锁锁存存允允许许,运运行行时时,ALEALE端端一一直直有有正正脉脉 冲冲信信号号输输出出
18、,此频率此频率约约为时钟振荡器频率为时钟振荡器频率f foscosc的的1/61/6。第二功能第二功能:PROG:PROG 为编程脉冲输入端。为编程脉冲输入端。(4)PSEN(4)PSEN (2929脚)脚):外部程序存储器的外部程序存储器的读选通读选通信号。在单片机读外部程信号。在单片机读外部程序存储器时,此引脚输出脉冲的负跳沿作为读外部程序存储器的选通序存储器时,此引脚输出脉冲的负跳沿作为读外部程序存储器的选通信号。信号。第16页,共70页,编辑于2022年,星期五3 3、并行并行I/OI/O口引脚口引脚 (简介)(简介)P0P0口:口:8 8位位准双向准双向I/OI/O口,口,可驱动可驱
19、动8 8个个LSLS型型TTLTTL负载。负载。当当80518051扩展外部存储器及扩展外部存储器及I/OI/O接口芯片时,接口芯片时,P0P0口作为地址总线口作为地址总线(A0A0A7A7)与数据总线()与数据总线(D0D0D7D7)的分时复用端口。)的分时复用端口。(2)P1(2)P1口口:8 8位位准双向准双向I/OI/O口,可驱动口,可驱动4 4个个LSLS型型TTLTTL负载。负载。唯一专用唯一专用I/OI/O口口(3)P2(3)P2口口:8 8位位准双向准双向I/OI/O口,可驱动口,可驱动4 4个个LSLS型型TTLTTL负载。负载。当当80518051外部扩展时作地址总线(外部
20、扩展时作地址总线(A8A8A15A15)用,)用,(4)P3(4)P3口:口:8 8位位准双向准双向I/OI/O口,口,双功能复用口,可驱动双功能复用口,可驱动4 4个个LSLS型型TTLTTL负载。负载。P3P3口还可提供第二功能,定义如书中表口还可提供第二功能,定义如书中表2-92-9所列,应熟记。所列,应熟记。准双向口:准双向口:有条件限制地实现输入输出双向功能的接口。有条件限制地实现输入输出双向功能的接口。(MCS-51MCS-51:当作为普通的输入端口使用时,应先向相应端口的输出锁存器写入:当作为普通的输入端口使用时,应先向相应端口的输出锁存器写入1 1。)。)第17页,共70页,编
21、辑于2022年,星期五 2.2 2.2 单片机的存储器单片机的存储器 MCS-51MCS-51的存储器结构与常见的微型计算机的配置方的存储器结构与常见的微型计算机的配置方法不同法不同,采用哈佛结构它将程序存储器和数据存储器分采用哈佛结构它将程序存储器和数据存储器分开开,各有自己的寻址方式、控制信号和功能。各有自己的寻址方式、控制信号和功能。程序存储器程序存储器用来存放用来存放程序程序、始终要保留的、始终要保留的表格表格、常常数数。数据存储器数据存储器存放程序运行中所需要的存放程序运行中所需要的常数和变量常数和变量。P.27P.27第18页,共70页,编辑于2022年,星期五半导体存储器的结构存
22、储器由存储体、地址译码器和读存储器由存储体、地址译码器和读/写控制电路组成。写控制电路组成。地地址址译译码码器器读读/写写控制控制CPUAB地址地址0000H0001H0002HFFFFH内容内容0011101011000111CPUDBCPU读读/写信写信号号A14A15 D7D0D1D2存储体由大量存储单元组成,每个单元存放若干位二进制码,若放8bit,称为字节单元存储单元(0002H)=C7H用一定位数的二进制码对存储单元进行编号,称为存储单元的地址。n位二进制码可寻址2n个单元,如:28=256、216=65536。对存放在地址寄存器中的地址进行译码,以选择指定的存储单元存储单元取出/
23、存入信息的操作称为读/写操作A0A1A2第19页,共70页,编辑于2022年,星期五1.读操作(例如:要将读操作(例如:要将01H单元的内容单元的内容3AH读出)读出)存储器的读写操作过程存储器的读写操作过程地地址址译译码码器器读读/写写控制控制CPUAB地址地址00H01H02HFFH内容内容0011101011000111CPUDB 读读/写写 信号信号A0A1A2A3A4A5A6A7 D5D0D1D2D3D4D6D7第一步:送地址10000000经地址译码器选通01H单元第二步:CPU发出“读”信号第三步:01H单元的内容送数据总线上01011001第20页,共70页,编辑于2022年,
24、星期五地地址址译译码码器器读读/写写控制控制CPUAB地址地址00H01H02HFFH内容内容0011101011000111CPUDB 读读/写写 信号信号A0A1A2A3A4A5A6A7 D5D0D1D2D3D4D6D7存储器的读写操作过程2.写操作(例如:要将写操作(例如:要将C7H写入写入02H单元)单元)第一步:送地址01000000经地址译码器选通02H单元第二步:CPU将D5H送到数据总线上10101110第三步:CPU发出“写”信号D5H从数据总线送到02H单元11010101第21页,共70页,编辑于2022年,星期五存储器的读写操作过程对存储单元的读操作,不会破坏其原内容对
25、存储单元的读操作,不会破坏其原内容;对存储单元的写操作,改变了其原来内容。对存储单元的写操作,改变了其原来内容。第22页,共70页,编辑于2022年,星期五从从物理空间(实际结构)物理空间(实际结构)看看,MCS-51,MCS-51有四个存储器地址有四个存储器地址空间:空间:外部数据外部数据 存储器存储器 (RAM)外部程序外部程序 存储器存储器 (ROM)内部程序内部程序 存储器存储器内部数据内部数据 存储器存储器MCS-51MCS-51MCS-51存储器物理结构存储器物理结构第23页,共70页,编辑于2022年,星期五 从从逻辑上(使用角度)逻辑上(使用角度)看看,MCS-51,MCS-5
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机 结构 PPT 讲稿
限制150内