存储器及其组成设计PPT讲稿.ppt

《存储器及其组成设计PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《存储器及其组成设计PPT讲稿.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、存储器及其组成设计第1页，共44页，编辑于2022年，星期六在现代计算机中在现代计算机中,存储器处于全机中心地位存储器处于全机中心地位3.1概述概述存储器存储器运算器运算器控制器控制器输入输入输出输出第2页，共44页，编辑于2022年，星期六复习：存储器各个概念之间的关系复习：存储器各个概念之间的关系单元地址单元地址00000001.XXXX存储单元存储单元存储元存储元存储体存储体第3页，共44页，编辑于2022年，星期六1.1.存储容量存储容量（MemoryCapacity）H存存储储器器由由若若干干“存存储储单单元元”组组成成，每每一一单单元元存存放放一一个个“字字节节”的的信息信息1 1

2、字节（字节（Byte)Byte)即为即为8 8位二进制数位二进制数 2 2字节即为字节即为1 1个个“字字”(word)(word)4 4字节即为字节即为1 1个个“双字双字”(Dword)(Dword)H1K1K容量为容量为10241024个单元个单元 1M=1024K=1024*10241M=1024K=1024*1024单元单元 1G=1024M1G=1024M 1T=1024G 1T=1024G 10000101一一.计算机系统存储器的主要性能指标计算机系统存储器的主要性能指标第4页，共44页，编辑于2022年，星期六2.存取时间存取时间（MemoryAccessTime）3存储周期存

3、储周期(MemoryCycleTime)4可靠性可靠性（Reliability）5功耗与集成度功耗与集成度（PowerLossandIntegrationLevel）6性能价格比性能价格比(CostPerformance)7存取宽度存取宽度(AccessWidth)第5页，共44页，编辑于2022年，星期六二二.存储器分类存储器分类:1.按存储介质分按存储介质分 半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。磁表面存储器：磁表面存储器：用磁性材料做成的存储器。用磁性材料做成的存储器。2.按存储方式分按存储方式分 随机存储器随机存储器：任何存储单元的内容都能被随

4、机存取，且存取：任何存储单元的内容都能被随机存取，且存取 时间和存储单元的物理位置无关。时间和存储单元的物理位置无关。顺序存储器：顺序存储器：只能按某种顺序来存取，存取时间和存储单元只能按某种顺序来存取，存取时间和存储单元 的物理位置有关。的物理位置有关。第6页，共44页，编辑于2022年，星期六3.按存储器的读写功能分按存储器的读写功能分 只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读出而：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。不能写入的半导体存储器。随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器

5、。4.按信息的可保存性分按信息的可保存性分 非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。5.按在计算机系统中的作用分按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为根据存储器在计算机系统中所起的作用，可分为:主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、控制存储器控制存储器等。等。第7页，共44页，编辑于2022年，星期六 半半导导体体存存储储器器 只读只读 存储器存储器 ROM 随机读写随机读写存储器存储器RA

6、M 掩膜掩膜ROM 可编程可编程ROM（PROM ）可擦除可擦除ROM（EPPROM ）电擦除电擦除ROM（E2PROM ）静态静态RAM（SRAM ）动态动态RAM（DRAM ）半导体存储器半导体存储器第8页，共44页，编辑于2022年，星期六H内内存存条条:由由于于动动态态RAMRAM集集成成度度高高，价价格格较较便便宜宜，在在微微机机系系统统中中使使用用的的动动态态RAMRAM组组装装在在一一个个条条状状的的印印刷刷板板上上。系系统统配配有有动动态态RAMRAM刷刷新新控制电路，不断对所存信息进行控制电路，不断对所存信息进行“再生再生”。1.RAM 1.RAM：随机存储器随机存储器,是是

7、“内存内存”的重要组成部分，的重要组成部分，CPUCPU执行指执行指令可对其进行令可对其进行“读读”、“写写”操作。操作。H静态静态RAMRAM：集成度低，信息稳定，读写速度快。：集成度低，信息稳定，读写速度快。H动态动态RAMRAM：集成度高，容量大，缺点是信息存储不稳定，只：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行能保持几个毫秒，为此要不断进行“信息再生信息再生”，即进行，即进行 “刷新刷新”操作。操作。第9页，共44页，编辑于2022年，星期六2.ROM:只读存储器，只读存储器，所存信息只能读出所存信息只能读出,不能写入。不能写入。缺点缺点不能重写不能重写

8、只能一次性只能一次性改写改写只读存储器只读存储器 掩模式掩模式 (ROM)一次编程一次编程(PROM)多次编程多次编程(EPROM)(EEPRPM)定义定义数据在芯片制造过程数据在芯片制造过程中就确定中就确定 用户可自行改变产品用户可自行改变产品中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射或电擦除原来的数据，或电擦除原来的数据，然后再重新写入新的数然后再重新写入新的数据据优点优点 可靠性和集成度可靠性和集成度高，价格便宜高，价格便宜 可以根据用户需要可以根据用户需要编程编程 可以多次改写可以多次改写ROM中的内容中的内容闪速存储器闪速存储器Flash memory第10页，共4

9、4页，编辑于2022年，星期六4.高速缓冲存储器高速缓冲存储器Cache:Cache位于位于CPU与主存储器之间，由高速静态与主存储器之间，由高速静态RAM组成。容量组成。容量较小，为提高整机的运行速度而设置较小，为提高整机的运行速度而设置,应用程序不能访问应用程序不能访问Cache，CPU内部也有内部也有Cache。3.ROM/EPROM3.ROM/EPROM在微机系统中的应用在微机系统中的应用:H 存放存放“基本输入基本输入/输出系统程序输出系统程序”(简称简称BIOS)BIOS)。H BIOSBIOS是是计计算算机机最最底底层层的的系系统统管管理理程程序序,操操作作系系统统和和用用户户程

10、程序序均均可可调调用。用。第11页，共44页，编辑于2022年，星期六5.5.闪速存储器闪速存储器什么是闪速存储器？什么是闪速存储器？Flash Memory 闪速存储器是一种高密度、非易失性的读闪速存储器是一种高密度、非易失性的读/写半导体存储器，写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。它突破了传统的存储器体系，改善了现有存储器的特性。特点：特点：(1)固有的非易失性固有的非易失性(2)廉价的高密度廉价的高密度(3)可直接执行可直接执行(4)固态性能固态性能第12页，共44页，编辑于2022年，星期六 闪速存储器的工作原理闪速存储器的工作原理电擦除和重新编程能力电擦

11、除和重新编程能力 闪速存储器是在闪速存储器是在EPROM功能基础上增加了电路的电擦功能基础上增加了电路的电擦除和重新编程能力。除和重新编程能力。28F256A引入一个指令寄存器来实引入一个指令寄存器来实现这种功能。其作用是：现这种功能。其作用是：(1)保证保证TTL电平的控制信号输入；电平的控制信号输入；(2)在擦除和编程过程中稳定供电；在擦除和编程过程中稳定供电；(3)最大限度的与最大限度的与EPROM兼容。兼容。第13页，共44页，编辑于2022年，星期六 采用并行操作方式采用并行操作方式 -双端口存储器双端口存储器(1)芯片技术芯片技术研究开发高性能芯片技术，如：研究开发高性能芯片技术，

12、如：DRAMFPMDEDOEDRAMCDRAMSDRAMRambusDRAM。6.6.高速存储器高速存储器 采用并行主存储器采用并行主存储器,提高提高读出并行性读出并行性 -多模块交叉存储器多模块交叉存储器 主存储器采用更高速的技术来缩短存储器的读出时间主存储器采用更高速的技术来缩短存储器的读出时间-相联存储器相联存储器(2)结构技术结构技术由于由于CPU和主存储器在速度上不匹配，限制了高速计算。和主存储器在速度上不匹配，限制了高速计算。为了使为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速采取一些加速CPU和存储器之间有

13、效传输的特殊措施。和存储器之间有效传输的特殊措施。第14页，共44页，编辑于2022年，星期六1.1.存储体存储体存储体存储体 一个基本存储电路只能存储一个二进制位。一个基本存储电路只能存储一个二进制位。将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。存储体又有不同的组织形式存储体又有不同的组织形式：将各个字的将各个字的同一位同一位组织在一个芯片中，如：组织在一个芯片中，如：8118 16K*18118 16K*1（DRAMDRAM）将各个字的将各个字的 4 4位位 组织在一个芯片中，组织在一个芯片中，如：如：2114 1K*4 2114 1K*4（

14、SRAMSRAM）将各个字的将各个字的 8 8位位 组织在一个芯片中，组织在一个芯片中，如：如：6116 2K*8 6116 2K*8（SRAMSRAM）。）。2.2.2.2.外围电路外围电路外围电路外围电路 为了区别不同的存储单元，就给他们各起一个号为了区别不同的存储单元，就给他们各起一个号给于不同的地给于不同的地址，以地址号来选择不同的存储单元。址，以地址号来选择不同的存储单元。于是电路中要有于是电路中要有地址译码器地址译码器、I/O电路电路、片选控制端片选控制端CS、输出缓冲输出缓冲器器等等外围电路外围电路外围电路外围电路三三.存储器（芯片）结构与存储原理存储器（芯片）结构与存储原理第1

15、5页，共44页，编辑于2022年，星期六故：故：故：故：存储器（芯片）存储器（芯片）存储器（芯片）存储器（芯片）=存储体存储体存储体存储体+外围电路外围电路外围电路外围电路第16页，共44页，编辑于2022年，星期六3.存储原理存储原理小小园园点：点：存储空间，每一个都有一个唯一的地址线同它相连（存储空间，每一个都有一个唯一的地址线同它相连（bit)地址译码器：地址译码器：接收到地址总线送来的地址数据之后，它会根据这个数据定位接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到数据所在的位置，然后数据总线就会把其中的

16、数据传送到CPU第17页，共44页，编辑于2022年，星期六4.地址译码地址译码单译码方式单译码方式适用于小容量存储器中，只有一个译码器。适用于小容量存储器中，只有一个译码器。第18页，共44页，编辑于2022年，星期六双译码方式双译码方式地址译码器分成两个，可地址译码器分成两个，可减少减少选择线的数目。选择线的数目。例：例：1024*1的存储器的存储器第19页，共44页，编辑于2022年，星期六5.驱动器驱动器双译码结构中，在译码器输出后加驱动器，驱动挂在各条双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元方向选择线上的所有存储元电路。电路。6.I/O电路电路处于

17、数据总线和被选用的单元之间，处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。控制被选中的单元读出或写入，放大信息。第20页，共44页，编辑于2022年，星期六7.片选片选 在地址选择时，首先要选片在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。只有当片选信号有效时，此片所连的地址线才有效。第21页，共44页，编辑于2022年，星期六8.输出驱动电路输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就

18、用到三态输出缓冲器。或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。第22页，共44页，编辑于2022年，星期六8.一个实际的静态一个实际的静态RAM的例子的例子Intel2114存储器芯片存储器芯片1024*4的存储器的存储器4096个基本存储单元，排成个基本存储单元，排成64*64的矩阵，需的矩阵，需10根地址线寻址。根地址线寻址。X译码器输出译码器输出64根选择线，分别选择根选择线，分别选择1-64行，行，Y译码器输出译码器输出16根选择线，分别选择根选择线，分别选择1-16列控制各列的位线控制门。列控制各列的位线控制门。写允许写允许片选片选第23页，共44页，编辑于2022年

19、，星期六H16M16M容量的存储器容量的存储器地址范围：地址范围：000000H000000HFFFFFFHFFFFFFH 由由2424根地址线提供地址码。根地址线提供地址码。H1M1M容量的存储器容量的存储器地址范围：地址范围：00000H00000HFFFFFH FFFFFH 由由2020根地址线提供地址码。根地址线提供地址码。四四.存储器的读写操作存储器的读写操作:系系统统为为每每一一单单元元编编排排一一个个地地址址，地地址址码码为为二二进进制制数数，习习惯上写成惯上写成1616进制。进制。1.1.存储器容量由地址线存储器容量由地址线“宽度宽度”决定：决定：H4G4G容量的存储器容量的存

20、储器 地址范围：地址范围：0000,0000H0000,0000HFFFF,FFFFHFFFF,FFFFH 由由3232根地址线提供地址码。根地址线提供地址码。第24页，共44页，编辑于2022年，星期六例例：容量为：容量为8KB8KB（2 21313B B）的存储器地址范围：）的存储器地址范围：0000H0000H1FFFH1FFFH，由，由1313根地址线提供地址。根地址线提供地址。A11A11A12A12A0A00000H0000H0001H0001H1FFFH1FFFH地地址址译译码码器器读写控制电路读写控制电路存储体存储体存储器读写命令存储器读写命令 数据线数据线D0-D8D0-D8

21、地址线地址线2.2.存储器读写示意存储器读写示意:第25页，共44页，编辑于2022年，星期六读读存储器过程存储器过程某一存储单元的内容某一存储单元的内容送往送往CPUCPU数据线。数据线。CPUCPU通过地址线发出地址；通过地址线发出地址；由地址译码器对地址进行由地址译码器对地址进行“翻译翻译”,选中某一存储单元；选中某一存储单元；CPUCPU发出存储器读命令发出存储器读命令,0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数据线C CP PU U数数据据线

22、线 A11A110001H0001H89H存储器读命令存储器读命令10010001101001234H1234H89H89H第26页，共44页，编辑于2022年，星期六写写存储器过程存储器过程0000H0000H存储器存储器C CP PU U地地址址线线 A12A12A0A01FFFH1FFFH 地地址址译译码码器器读写控制电路读写控制电路 CPUCPU控制线控制线 数据线数据线C CP PU U数数据据线线 A11A110001H0001HCPUCPU通过地址线发出地址，并把数据放到数据线上；通过地址线发出地址，并把数据放到数据线上；110100011010136HCPUCPU发出存储器写命

23、令；发出存储器写命令；存储器写命令存储器写命令由地址译码电路对地址线进行由地址译码电路对地址线进行“翻译翻译”,“选中选中”某一单元；某一单元；1A35H1A35H89H89H把数据线信息送入把数据线信息送入选中的选中的存储单元。存储单元。36H第27页，共44页，编辑于2022年，星期六3.2微型计算机系统中的存储器组织微型计算机系统中的存储器组织 现代计算机中的存储器处于全机中心地位现代计算机中的存储器处于全机中心地位容量大，速度快，成本低容量大，速度快，成本低为解决三者之间的矛盾，目前通常采用为解决三者之间的矛盾，目前通常采用多级存储器体系结构多级存储器体系结构，即使用，即使用高速缓冲存

24、储器、主存储器和外存储器高速缓冲存储器、主存储器和外存储器。对存储器的要求是：对存储器的要求是：寄存器寄存器Cache主存储器主存储器辅助存储器辅助存储器第28页，共44页，编辑于2022年，星期六名称名称高速缓冲高速缓冲存储器存储器主存储器主存储器外存储器外存储器简称简称Cache主存主存外存外存用途用途高速存取指令和数据高速存取指令和数据存放计算机运行期间的存放计算机运行期间的大量程序和数据大量程序和数据存放系统程序和大型数据存放系统程序和大型数据文件及数据库文件及数据库特点特点存取速度快，但存储存取速度快，但存储容量小容量小存取速度较快，存取速度较快，存存储容量不大储容量不大存储容量大，

25、位成存储容量大，位成本低，速度慢本低，速度慢存储器的用途和特点存储器的用途和特点第29页，共44页，编辑于2022年，星期六存储器的基本组织存储器的基本组织(1)与与CPU的连接的连接主要是主要是地址线、控制线、数据线地址线、控制线、数据线 的连接。的连接。(2)多个芯片连接多个芯片连接设计的设计的存储器容量与实际提供的存储器多有不符。实际使用时，存储器容量与实际提供的存储器多有不符。实际使用时，需进行需进行字和位扩展字和位扩展(多个芯片连接），组成所需要的实际的存储器多个芯片连接），组成所需要的实际的存储器例如：存储器容量为例如：存储器容量为8K8，若选用，若选用2114芯片芯片(1K4)，

26、则需要：，则需要：第30页，共44页，编辑于2022年，星期六A0A12D0D7位扩展法位扩展法只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致,对片对片子没有选片要求。子没有选片要求。用用用用8k*18k*1的片子组成的片子组成的片子组成的片子组成8k*88k*8的存储器需的存储器需的存储器需的存储器需 8 8个芯片个芯片个芯片个芯片地址线地址线需需13根根数据线数据线8根根控制线控制线WR接存储器的接存储器的WE第31页，共44页，编辑于2022年，星期六2:416K 816K 816K 816K 8字扩展法字扩展法用用16K 8位的芯片组成位的

27、芯片组成64K K 8位的存储器需位的存储器需4个芯片个芯片地址线地址线共需共需16根根片内：片内：(214=16384)14根，选片：根，选片：2根根数据线数据线8根根控制线控制线WE第32页，共44页，编辑于2022年，星期六最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0

28、000,0000,000011,1111,1111,111100001说明总地址片内A13 A12.A1 A0选片A15 A14地址片号地址空间分配表地址空间分配表第33页，共44页，编辑于2022年，星期六CPUCPU用用用用1k1k 44的存储器芯片的存储器芯片的存储器芯片的存储器芯片 21142114组成组成组成组成 2k2k 88的存储器的存储器的存储器的存储器字位同时扩展法字位同时扩展法第34页，共44页，编辑于2022年，星期六例：例：有若干片有若干片1K8位的位的SRAM芯片，采用字扩展方法构成芯片，采用字扩展方法构成4KB存储器，存储器，问：问：(1)需要多少片需要多少片RAM

29、芯片？芯片？(2)该存储器需要多少地址位？该存储器需要多少地址位？(3)画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信的接口信号有地址信号、数据信号、控制信号号、数据信号、控制信号MREQ和和R/W#。(4)给出地址译码器的逻辑表达式。给出地址译码器的逻辑表达式。第35页，共44页，编辑于2022年，星期六*ramsel0=A11A10*MREQramsel1=A11*A10*MREQramsel2=A11*A10*MREQramsel3=A11*A10*MREQ解：解：(1)需要需要4K/1K=4片片SRAM芯片；芯片；(2)存储器容量存储器容量4

30、KB，需要，需要12条地址线条地址线(3)译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为：ramsel32-4译译码码ramsel2ramsel1ramsel0A11A10A11A0A9A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE*A CE1K8WE*A CE1K8WE*A CE1K8DWE*A CE1K8DDD第36页，共44页，编辑于2022年，星期六例例设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问：(1)采用字扩展方法构成采用字扩展方法构成2048KB的存储器需要多少片的存储器需要多少片SRAM芯片？芯片？(2)该存储器需要多

31、少字节地址位？该存储器需要多少字节地址位？(3)画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信的接口信号有地址信号、数据信号、控制信号号、数据信号、控制信号MREQ#和和R/W#。第37页，共44页，编辑于2022年，星期六解：解：(1)(1)该存储器需要该存储器需要2048K/256K=82048K/256K=8片片SRAMSRAM芯片；芯片；(2)(2)需要需要2121条地址线，因为条地址线，因为2 22121=2048K=2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818位作为每位作为每个存储器芯片的地址输入。个存储器

32、芯片的地址输入。(3)(3)该存储器与该存储器与CPUCPU连接：连接：ramsel73-8译码译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WEACE256K8DWEACE256K8DWEACE256K8DWEACE256K8D第38页，共44页，编辑于2022年，星期六2.2.存储器举例存储器举例(1)CPU的地址总线的地址总线16根根(A15A0，A0为低位为低位)；双向数据总线；双向数据总线8根根(D7D0)，控制总线中与主存有关的信号有：，控制总线中与主存有关的信号有：MREQ，R/

33、W。(2)主存地址空间分配如下：主存地址空间分配如下：08191为系统程序区，由只读存储芯片组成；为系统程序区，由只读存储芯片组成；819232767为用户程序区；最后为用户程序区；最后(最大地址最大地址)2K地址空间为系统程序地址空间为系统程序工作区。工作区。(3)现有如下存储器芯片：现有如下存储器芯片：EPROM：8K8位位(控制端仅有控制端仅有CS);SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.第39页，共44页，编辑于2022年，星期六解解：(1)主存地址空间分布如图所示主存地址空间分布如图所示。16根地址线寻址根地址线寻址64K0000FFFFH(65535)E

34、PROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑画出选片逻辑(可选用门电路及可选用门电路及3 8译码器译码器74LS138)与与CPU的连接，说明选哪些存储器芯的连接，说明选哪些存储器芯片，选多少片。片，选多少片。第40页，共44页，编辑于2022年，星期六(2)连接电路连接电路片内寻址：片内寻址：8K芯片芯片片内片内13根根A12A02K芯

35、片芯片片内片内11根根A10A0片间寻址：片间寻址：前前32KA15A14A13000001010011最后最后2K111加加A12A111100001FFF20003FFF60007FFFF800FFFF40005FFF63488第41页，共44页，编辑于2022年，星期六ABCY0Y1Y2Y3Y7。MREQA0A12A0A12A0A12A0A12A0A10CSCSCSCSCSR/WR/WR/WR/W第42页，共44页，编辑于2022年，星期六五、五、IBMPC/XT的存储器的存储器系统板上的系统板上的RAM256KIO通道中的扩展通道中的扩展RAM384K保留（包括显示）的保留（包括显示）

36、的RAM128K扩展的扩展的ROM198K16K(可在系统板上扩展可在系统板上扩展）8K基本基本ROM40K(一）一）存储空间的分配存储空间的分配00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFE000HFFFFFHRAM640K保留保留128KROM128K显卡上的显示缓冲区在此区域显卡上的显示缓冲区在此区域单色显示在单色显示在B0000HB0FFFH；彩色彩色/图形在图形在B8000HBBFFFH。包括中断向量区；包括中断向量区；BIOS数据区；数据区；DOS内存驻留程序；用户程序区。内存驻留程序；用户程序区。C00

37、00HEFFFFH，所插卡的，所插卡的BIOS;FE000HFFFFFH，系统板的基本输入输出，系统板的基本输入输出系统系统BIOS，占，占8K字节。字节。另另32K放放BASIC程序。程序。32KBASIC程序程序第43页，共44页，编辑于2022年，星期六第第3 3章章 学习重点学习重点1.1.掌握存储器的基本概念（分类，主要性能指标，掌握存储器的基本概念（分类，主要性能指标，容量）容量）2.2.区别存储器地址和存储单元的内容，掌握存储器读写操区别存储器地址和存储单元的内容，掌握存储器读写操作过程作过程3.3.掌握存储器的扩展技术掌握存储器的扩展技术第44页，共44页，编辑于2022年，星期六