第9章半导体存储器tang课件.ppt

《第9章半导体存储器tang课件.ppt》由会员分享，可在线阅读，更多相关《第9章半导体存储器tang课件.ppt（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第9章半导体存储器tang第1页，此课件共46页哦9.1 半导体存储器基础半导体存储器基础9.2 随机存取存储器（随机存取存储器（RAM）9.3 只读存储器（只读存储器（ROM）9.4 闪存（闪存（Flash Memories）9.5 存储器容量的扩展存储器容量的扩展第第9章章 半导体存储器半导体存储器第2页，此课件共46页哦9.1 9.1 半导体存储器基础半导体存储器基础1.1.半导体存储器的结构框图半导体存储器的结构框图 存储存储1 1或或0 0的电路称为的电路称为存储单元存储单元，存储单元的集合形成，存储单元的集合形成存储阵列存储阵列（通常（通常按行列排成矩阵）。按行列排成矩阵）。字字:

2、存储阵列中二进制数据存储阵列中二进制数据的的信息单位信息单位（与计算机不同！）。（与计算机不同！）。最小的信息单位是最小的信息单位是1 1位（位（BitBit），），8 8位二进制信息称为位二进制信息称为1 1个个字节字节(Byte)(Byte)，4 4位二进制信息则称为位二进制信息则称为1 1个个半字节半字节(Nibble)(Nibble)。存储器由寻址电路、存储阵列和读写电路组成。存储器由寻址电路、存储阵列和读写电路组成。第3页，此课件共46页哦 为便于对每个字进行必要的操作，存储阵列按字组织成直观的为便于对每个字进行必要的操作，存储阵列按字组织成直观的存储结构图存储结构图。例如，。例如，

3、6464位存储阵列：位存储阵列：8 8字字88位，位，1616字字44位，位，6464字字11位。位。字字地地址址位地址位地址字字地地址址位地址字字地地址址 每个存储单元的位置由每个存储单元的位置由行序号和列序号唯一确定行序号和列序号唯一确定。每个字的。每个字的行序号称为它的地址行序号称为它的地址，用二进制码表示（用二进制码表示（A An-1n-1AA1 1A A0 0）；）；列序号表示二进制位在每个字中的位置列序号表示二进制位在每个字中的位置。例如，按例如，按4 4位组织的、地址为位组织的、地址为1414的字存储单元的信息是的字存储单元的信息是11101110。第4页，此课件共46页哦 存储

4、单元的总数定义为存储单元的总数定义为存储器的容量存储器的容量，它等于存储器的字数和，它等于存储器的字数和每字位数之积。每字位数之积。例如，例如，10位地址码，每字位地址码，每字8位，则存储容量为位，则存储容量为 210 Bytes=1024Bytes=1kB=8kbits。1MB=220B GB=230B第5页，此课件共46页哦 读操作（取数操作）：输入An-1A1A0，寻址电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号CS有效和读写信号为高电平时，读写电路通过存储阵列的位线，将选中的字存储单元的m位数据输出到数据总线上-110。写操作（存数操作）：输入An-1A1A0，寻址电路

5、将地址转换成字线上的有效电平选中字存储单元。在片选信号CS有效和读写信号为低电平时，读写电路通过存储阵列的位线将数据总线上的m位数据-110写入选中的字存储单元中保存。存储器具有2种基本的操作：写操作和读操作。第6页，此课件共46页哦 在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并分时传输信息，这样的一组共的信号线（导线或其他传导介质）实现互连，并分时传输信息，这样的一组信号线称为信号线称为总线总线。在存储器中，在存储器中，数据总线数据总线-110是双向总线（输入是双向总线

6、（输入/输出，常输出，常用表示用表示I/Om-1，I/O1，I/O0）；）；地址总线地址总线An-1A1A0和和控制总线控制总线（CS，）则是单向总线（输入）。）则是单向总线（输入）。在存储器内部，属于同一位的存储单元共用位线，阵列中的存储单在存储器内部，属于同一位的存储单元共用位线，阵列中的存储单元通过位线与读写电路交换数据。元通过位线与读写电路交换数据。第7页，此课件共46页哦2.2.半导体存储器的分类半导体存储器的分类 随机读写存储器随机读写存储器的写操作时间和读操作时间相当（都是纳秒级），工作的写操作时间和读操作时间相当（都是纳秒级），工作时能够随时快速地读出或写入数据。即工作时读写存

7、储器具有存入和取出数据时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取出数据2 2种功能。种功能。工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为储器称为只读存储器（只读存储器（ROMRead Only MemoryROMRead Only Memory）。）。闪存（闪存（Flash MemoryFlash Memory）工作时可以进行读或写操作，但闪存的每个存工作时可以进行读或写操作，但闪存的每个存储单元写操作时间长，不能随机写入数据，适合对众多存储单元批量地储单元写操作时间长，不能随机写入

8、数据，适合对众多存储单元批量地写入数据。写入数据。按功能，存储器分为按功能，存储器分为只读存储器、随机读写存储器（或称为存取存储器）只读存储器、随机读写存储器（或称为存取存储器）和闪存。和闪存。只读存储器的写操作时间只读存储器的写操作时间(毫秒级毫秒级)远比读操作时间（纳秒级）长，远比读操作时间（纳秒级）长，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，才不影响数字系统的工作速度。才不影响数字系统的工作速度。第8页，此课件共46页哦按寻址方式，存储器分为顺序寻址存储器和随机寻址存储器。顺序寻址存储器是按地址顺序存入或

9、读出数据，其存储阵列的存储单元连接成移位寄存器。有先进先出（FIFOFirst In First Out）和先进后出（FILO-First In Last Out）2种顺序寻址存储器。随机寻址存储器:可以随时从任何一个指定地址写入或读出数据的存储器。随机寻址存储器的寻址电路通常采用1个或2个译码器。采用随机寻址方式的随机读写存储器称为随机存取存储器（RAMRandom Access Memory）。只读存储器（ROM）和闪存也采用随机寻址方式。存储器还可分为易失型存储器和非易失型存储器。如果掉电（停电）后数据丢失，则是易失型存储器；否则，是非易失型存储器。RAM是易失型存储器，而ROM和闪存是

10、非易失型存储器。第9页，此课件共46页哦常用存储器的寻址方式和功能常用存储器的寻址方式和功能存储器功能寻址方式掉电后说 明随机存取存储器（RAM）读、写随机寻址数据丢失只读存储器（ROM）读随机寻址数据不丢失工作前写入数据闪存（Flash Memory）读、写随机寻址数据不丢失先进先出存储器（FIFO）读、写顺序寻址数据丢失先进后出存储器（FILO）读、写顺序寻址数据丢失第10页，此课件共46页哦9.2 9.2 随机存取存储器（随机存取存储器（RAMRAM）9.2.1 9.2.1 静态随机存取存储器（静态随机存取存储器（SRAMSRAM）9.2.2 9.2.2 动态随机存取存储器（动态随机存取

11、存储器（DRAMDRAM）存储单元是存储器的核心。根据存储单元记忆存储单元是存储器的核心。根据存储单元记忆0 0或或1 1的原理，随机存的原理，随机存取存储器分为取存储器分为静态随机存储器（静态随机存储器（SRAMStatic RAMSRAMStatic RAM）和动态随机存取存）和动态随机存取存储器储器(DRAMDynamic RAM)(DRAMDynamic RAM)。按所用元件的不同，分双极型和按所用元件的不同，分双极型和MOSMOS型两种。鉴于型两种。鉴于MOSMOS电路具有功耗电路具有功耗低、集成度高的优点，目前大容量的存储器都是低、集成度高的优点，目前大容量的存储器都是MOSMOS

12、型存储器。型存储器。第11页，此课件共46页哦 T1T4构成CMOS基本RS触发器，存储0或1。1.SRAM的静态存储单元 T5和T6是行字线Xi选通基本RS触发器的NMOS开关管，实现基本RS触发器的三态输入/输出，即开关管导通时传递0或1，截止时为高阻态。T7和T8则是列字线Yj选通基本RS触发器的NMOS开关管，控制位线与读写电路的连接。T7、T8和读写电路是一列共用。9.2.1 静态随机存取存储器（SRAM）SRAM的存储单元是用基本RS触发器记忆0或1的静态存储单元。第12页，此课件共46页哦 当Xi=Yj=1时，T5T8导通，将基本RS触发器与读/写电路相连。如果CS=0、，则三态

13、门缓冲器G1和G2为高阻态，而G3为工作态。基本RS触发器的状态输出到数据总线上，即Dk=Q，实现读操作。如果CS=0、，则三态门缓冲器G1和G2为工作态，而G3为高阻态。输入电路强制基本RS触发器的状态与输入数据Dk一致，即Q=Dk，实现写操作。当CS=1时，三态门缓冲器G1、G2和G3为高阻态，数据总线Dk为高阻态。基本RS触发器既不能输出，也不能接受数据。第13页，此课件共46页哦 当Yj=0时，T7和T8截止，基本RS触发器同样不能与读/写电路相连，其状态保持不变，存储单元同样未被选中。显然，当掉电时基本显然，当掉电时基本RSRS触发器的数据触发器的数据丢失，所以，丢失，所以，SRAM

14、SRAM是挥发型存储器。是挥发型存储器。当Xi=0时，T5和T6截止，基本RS触发器不能与读/写电路相连，其状态保持不变，存储单元未被选中。本单元不影响同列的其他存储单元与位线交换数据。第14页，此课件共46页哦2.2.基本基本SRAMSRAM的结构的结构3232行行1616列列的存储阵列，组成的存储阵列，组成256256字字2 2位位的存储结构。的存储结构。双地址译码双地址译码存储单元存储单元T1T6位线开关位线开关管管T7、T8存存储储阵阵列列第15页，此课件共46页哦OEOE是输出使能，低电平有效；是输出使能，低电平有效；片选信号为：片选信号为：低电平有效；低电平有效；存储容量：存储容量

15、：8kB=8k8bit=65536bit8kB=8k8bit=65536bit静态随机存取存储器静态随机存取存储器MCM6264MCM6264MCM6264的功能表的功能表E1E2OEA12A0D7D0方式1Z未选中0Z未选中0111A12A0Z输出禁止0101A12A0O读010A12A0I写Z-高阻态O-数据输出I-数据输入第16页，此课件共46页哦3.SRAM3.SRAM的操作定时的操作定时 为了保证存储器准确无误地工作，作用到存储器的地址、数据和控为了保证存储器准确无误地工作，作用到存储器的地址、数据和控制信号必须遵守一定的时间顺序，即操作定时。制信号必须遵守一定的时间顺序，即操作定时

16、。(1)读周期读周期 读读操作要求指定操作要求指定字存字存储单储单元的地址、片元的地址、片选选信号和信号和输输出使能有效，出使能有效，读读写信写信号号为为高高电电平。平。信号作用信号作用顺顺序是序是:1)指定指定字存字存储单储单元的地址有效；元的地址有效；2)片片选选信号和信号和输输出使能有效，即由出使能有效，即由高高变变低；低；3)经过经过一定一定时间时间后，后，指定指定字存字存储单储单元元的数据的数据输输出到数据出到数据总线总线上。上。第17页，此课件共46页哦 (2)写周期写周期 写操作要求指定字存写操作要求指定字存储单储单元的地址、片元的地址、片选选信号和信号和读读写信号写信号有效有效

17、 。数据写入到数据写入到指定的指定的字存字存储单储单元。元。大多数的大多数的SRAM，读周期和写周期相近，为几十个纳秒。，读周期和写周期相近，为几十个纳秒。信号信号间间的定的定时时关系关系1)指定字存储单元的地址有效；指定字存储单元的地址有效；2)片选信号有效，即由高变低；片选信号有效，即由高变低；3)待写入的数据有效；待写入的数据有效；4)读写信号有效，即由高变低；读写信号有效，即由高变低；第18页，此课件共46页哦4.4.同步同步SRAMSRAM和异步和异步SRAMSRAM 解决的办法是：解决的办法是：SRAMSRAM与与CPUCPU共用系统时钟，共用系统时钟，CPUCPU在时钟的有效沿前

18、在时钟的有效沿前给出给出SRAMSRAM需要的地址、数据、片选、输出使能和读写信号，时钟有效需要的地址、数据、片选、输出使能和读写信号，时钟有效沿到则将它们存于沿到则将它们存于SRAMSRAM的寄存器中；的寄存器中；CPUCPU不必等待，可以执行其他指不必等待，可以执行其他指令，直到令，直到SRAMSRAM完成完成CPUCPU要求的读或写操作，通知要求的读或写操作，通知CPUCPU做相应的处理。之做相应的处理。之后，后，CPUCPU与与SRAMSRAM又可以进行下一次信息交换。又可以进行下一次信息交换。在计算机中，在计算机中，SRAM通常存储中央处理器（通常存储中央处理器（CPU）需要的程序和

19、数据。）需要的程序和数据。因为因为SRAM的工作速度远低于的工作速度远低于CPU的速度，的速度，2者交换信息时者交换信息时CPU必须等必须等待，使计算机达不到理想的工作速度。待，使计算机达不到理想的工作速度。具有信号同步寄存器的具有信号同步寄存器的SRAM称为同步称为同步SRAM，否则，称为异步，否则，称为异步SRAM。同步同步SRAM可以帮助可以帮助CPU高速执行指令，即提高计算机的工作高速执行指令，即提高计算机的工作速度。速度。第19页，此课件共46页哦 同步同步SRAM的核心是异步的核心是异步SRAM(地址译码器和存储阵列地址译码器和存储阵列)；同步；同步SRAM与器件外部连接的地址、数

20、据、片选、输出使能和读写信号均在时与器件外部连接的地址、数据、片选、输出使能和读写信号均在时钟钟CP的上升沿锁存于寄存器中，供的上升沿锁存于寄存器中，供SRAM完成读或写操作。完成读或写操作。第20页，此课件共46页哦 为了加速为了加速CPU与与SRAM的信息交流，同步的信息交流，同步SRAM通常具有通常具有地址爆地址爆发特征发特征。即输入一个地址码，同步。即输入一个地址码，同步SRAM可以读或写相邻的多个地址单可以读或写相邻的多个地址单元。元。假设计数器实现假设计数器实现2位二进制加法计数，初态为位二进制加法计数，初态为00。在爆发控制。在爆发控制（Burst Control）BC=1时，爆

21、发逻辑电路的输出为时，爆发逻辑电路的输出为 计数器 Q1 Q0=1=1&BC CP A0 A1 A0 A1 可获得可获得4个相邻的址码，供个相邻的址码，供SRAM进行读或写操作。进行读或写操作。第21页，此课件共46页哦9.2.2 9.2.2 动态随机存取存储器（动态随机存取存储器（DRAMDRAM）1.DRAM1.DRAM的动态的动态MOSMOS存储单元存储单元 NMOS管T和存储电容CS组成动态存储单元。当电容存储有足够的电荷时，电容电压为高电平，存储1；当电容没有存储电荷时，电容电压为低电平，存储0。缺点是缺点是电容不能长期保持其电荷，电容不能长期保持其电荷，必须定期（大约必须定期（大约

22、816个个mS内）补内）补充电荷（称为刷新操作），比充电荷（称为刷新操作），比SRAM操作复杂。操作复杂。第22页，此课件共46页哦工作原理如下：工作原理如下：（1 1）写操作）写操作 当当X Xi i=1=1、Refreh=0Refreh=0和和 时，时，G G1 1处于工作态处于工作态、G G2 2和和G G3 3处于高阻态处于高阻态，NMOSNMOS管管T T导通导通。如果如果D Dinin=1=1，则存储电容，则存储电容C CS S充电，充电，获得足够的电荷，实现获得足够的电荷，实现写写1 1操作操作；如果如果D Dinin=0=0，则存储电容，则存储电容C CS S放电，放电，电荷消

23、失，实现电荷消失，实现写写0 0操作操作。第23页，此课件共46页哦 （2 2）读操作）读操作 当当Xi=1、Refreh=1和和 时，时，G1处于高阻态、处于高阻态、G2和和G3处于工作态，处于工作态，NMOS管管T导通导通。如果存储电容如果存储电容CS有电荷，则通过有电荷，则通过T向向位线的分布电容位线的分布电容CW放电，位线电压放电，位线电压增加，经灵敏放大缓冲器增加，经灵敏放大缓冲器G2输出输出1（Dout=1），实现），实现读读1操作操作；如果存储电容如果存储电容CS没有电荷，则位线没有电荷，则位线电压不变，灵敏放大缓冲器电压不变，灵敏放大缓冲器G2输出输出0（Dout=0），实现）

24、，实现读读0操作操作。Refresh=1使G3工作，读出的数据通过G3又写入到存储电容中（类似于写操作）。第24页，此课件共46页哦 由于电容不能长期保持电荷，所由于电容不能长期保持电荷，所以必须对存储电容定期刷新。以必须对存储电容定期刷新。如前所述，读操作自动刷新选如前所述，读操作自动刷新选定的存储单元。但是，读操作是随定的存储单元。但是，读操作是随机的，所以，在机的，所以，在DRAMDRAM中，必须设置中，必须设置刷新定时电路，定时启动刷新周期。刷新定时电路，定时启动刷新周期。对本电路，通过定时读即可实现对本电路，通过定时读即可实现定时刷新。定时刷新。(3)刷新操作刷新操作第25页，此课件

25、共46页哦2.2.基本基本DRAMDRAM的结构的结构 存储单元是单管动态存储存储单元是单管动态存储单元，排列成单元，排列成1024行行1024列列的存储阵列。的存储阵列。地址位数多，通常采用地址位数多，通常采用时分复用输入地址时分复用输入地址.高10位地址码A19 A10首先输入到10条地址信号线上，RAS存入。低10位地址码A9 A0输入到10条地址信号线上，CAS存入。第26页，此课件共46页哦3.3.基本基本DRAMDRAM的读写周期的读写周期从读或写周期开始，从读或写周期开始，RAS和和CAS依依次变低将行地址和列地址顺序送入次变低将行地址和列地址顺序送入DRAM并译码。并译码。随后

26、，在读周期中，随后，在读周期中，有效，有效数据输出到数据输出到Dout；在写周期中，在写周期中，输入，输入数据通过数据通过Din写入到指定单元中写入到指定单元中保存。保存。第27页，此课件共46页哦4.DRAM4.DRAM的类型的类型除前述的基本DRAM外，为了提高DRAM的访问速度，出现了快速页模式DRAM(FPM DRAMFast Page Mode DRAM)、扩展数据输出DRAM(EDO DRAM-Extended Data Output DRAM)、爆发式扩展数据输出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和同步DRAM(SDRA

27、M-Synchronous DRAM)。第28页，此课件共46页哦 对于对于FPM DRAM，输入一个行地址，其后可输入多个列地址，它，输入一个行地址，其后可输入多个列地址，它们和行地址分别组成全地址，选中字存储单元并进行读或写操作们和行地址分别组成全地址，选中字存储单元并进行读或写操作。扩展数据输出扩展数据输出DRAM（EDO DRAM）可以）可以扩展输出数据的有效扩展输出数据的有效时间时间，直到，直到CAS再次有效为止，见最后一行波形。再次有效为止，见最后一行波形。以读操作为例，在以读操作为例，在FPM DRAM中，当列地址选通信号中，当列地址选通信号CAS无效时，无效时，没有输出数据，见

28、倒数第二行波形。没有输出数据，见倒数第二行波形。第29页，此课件共46页哦9.3 9.3 只读存储器（只读存储器（ROMROM）9.3.1 9.3.1 掩模只读存储器掩模只读存储器(Mask ROM)(Mask ROM)9.3.2 9.3.2 可编程只读存储器（可编程只读存储器（PROMPROM）第30页，此课件共46页哦9.3 9.3 只读存储器（只读存储器（ROMROM）ROM：工作时只能快速地读取已存储的数据、而不能快速地随时写入工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据。新数据。优点：优点：最突出的特征是掉电后数据不丢失，用于存储数字系统中固最突出的特征是掉电后数据不

29、丢失，用于存储数字系统中固定不变的数据和程序定不变的数据和程序。ROM分为可编程分为可编程PROM（Programmable ROM）和掩模）和掩模ROM(Mask ROM)。Mask ROM：数据是制造过程中写入的，可永久保存，但使用者不：数据是制造过程中写入的，可永久保存，但使用者不能改写。能改写。PROM：数据是由使用者通过编程工具写入的。：数据是由使用者通过编程工具写入的。ROM的寻址方式与的寻址方式与RAM相同，采用随机寻址相同，采用随机寻址，即用地址译码器选择，即用地址译码器选择字存储单元。字存储单元。ROM可以用双极型或单极型（可以用双极型或单极型（MOS）元件实现）元件实现。第

30、31页，此课件共46页哦9.3.1 9.3.1 掩模只读存储器掩模只读存储器(Mask ROM)(Mask ROM)NMOS管管T是存储元件。是存储元件。在图（在图（a）中，）中，T的栅极与字线的栅极与字线Xi相连。相连。当当Xi=1、OE=0时，时，T导通，位导通，位线为低电平线为低电平，G为工作态为工作态，DOUT=1，存储单元记忆，存储单元记忆1。在图在图(b)中，中，T的栅极与字线的栅极与字线Xi不相不相连。连。当当Xi=1、OE=0时，时，T不导通，不导通，位线为高电平，位线为高电平，G为工作态，为工作态，DOUT=0，存储单元记忆，存储单元记忆0。掩模只读存储器的存储单元用半导体元

31、件的有或无表示掩模只读存储器的存储单元用半导体元件的有或无表示1或或0 制作NMOS管不制作NMOS管 1掩模只读存储器的存储单元掩模只读存储器的存储单元 第32页，此课件共46页哦2掩模只读存储器的结构掩模只读存储器的结构 地址译码器输出高电平有效。在存储阵列中，地址译码器输出高电平有效。在存储阵列中，字线与位线的交叉处是存储单元，有元件为字线与位线的交叉处是存储单元，有元件为1，无元件为无元件为0。存储器的数据输出变量是数据为存储器的数据输出变量是数据为1所对应的地址变量组成的最小项的逻辑和所对应的地址变量组成的最小项的逻辑和。A1A0D3D2D1D00011010110111010101

32、10100第33页，此课件共46页哦9.3.2 9.3.2 可编程只读存储器（可编程只读存储器（PROMPROM）掩模掩模ROM的存储数据由制造商在生产过程中写入，对系统设计者开的存储数据由制造商在生产过程中写入，对系统设计者开发新产品很不方便。因此，出现了由用户写入数据的可编程发新产品很不方便。因此，出现了由用户写入数据的可编程ROM（PROM）可编程可编程ROM分为可改写一次的分为可改写一次的PROM（沿用（沿用PROM的名称）的名称）和可反复改写的和可反复改写的EPROM(Erasable Programmable ROM)用紫外光擦除的EPROM记为UV EPROM(Ultraviol

33、et EPROM，常简记为EPROM)，用电方法擦除的EPROM记为EEPROM或E2PROM(Electrical EPROM)第34页，此课件共46页哦1 1PROMPROM的存储单元的存储单元 熔丝有熔丝有3种：镍铬铁合金、多晶硅和种：镍铬铁合金、多晶硅和2个背靠背的个背靠背的PN结。结。镍铬铁合金和多晶硅等效为熔丝型导线，可熔断为开路。这镍铬铁合金和多晶硅等效为熔丝型导线，可熔断为开路。这2类类PROM出厂时全部存储单元为出厂时全部存储单元为1。2个背靠背的个背靠背的PN结类型的结类型的PROM出厂时全部存储单元为出厂时全部存储单元为0。编程器使。编程器使承受反向电压的二极管雪崩击穿，

34、造成永久短路，写入承受反向电压的二极管雪崩击穿，造成永久短路，写入1。PROM的存储单元由一个的存储单元由一个NMOS管和一个管和一个熔丝组成。熔丝组成。在编程过程中，编程器产生足够大的电流注在编程过程中，编程器产生足够大的电流注入欲写入欲写0单元，烧断熔丝；写单元，烧断熔丝；写1单元则不注入电单元则不注入电流。流。正常工作时，熔丝不会被烧断，保留熔丝正常工作时，熔丝不会被烧断，保留熔丝的单元存储的单元存储1，烧断熔丝的单元存储，烧断熔丝的单元存储0。由于烧由于烧断的熔丝不能修复，故断的熔丝不能修复，故PROM只能编程一次。只能编程一次。第35页，此课件共46页哦2 2UV EPROMUV E

35、PROM的存储单元的存储单元可多次编程的可多次编程的EPROM必须采用必须采用可修复的元件。可修复的元件。UV EPROM使用的可修复的元使用的可修复的元件是件是有两个栅极有两个栅极的叠栅雪崩注的叠栅雪崩注入入MOS管管(SIMOS）。）。在浮栅上注入足够的负电荷后，开启电压增加，正常的栅源电压则不能在浮栅上注入足够的负电荷后，开启电压增加，正常的栅源电压则不能使使SIMOS管导通。管导通。一个栅极埋置于绝缘材料一个栅极埋置于绝缘材料SiO2中，不引出电极，称为中，不引出电极，称为浮栅浮栅。另一个。另一个叠于浮栅之上引出电极，称为叠于浮栅之上引出电极，称为控制栅极控制栅极。浮栅上浮栅上未注入负

36、电荷未注入负电荷前，前，SIMOS管的管的开启电压低开启电压低，正常的栅源电压可，正常的栅源电压可使使SIMOS 管导通。管导通。第36页，此课件共46页哦 浮栅上无电荷时浮栅上无电荷时，字线高电平使，字线高电平使SIMOSSIMOS导通，等效为存储单元有元件，存储导通，等效为存储单元有元件，存储1 1；浮栅上有电荷时浮栅上有电荷时，字线高电平不能使，字线高电平不能使SIMOSSIMOS导通，等效为存储单元无元件，存储导通，等效为存储单元无元件，存储0 0。因此，因此，SIMOSSIMOS管是用浮栅上是否有负电荷管是用浮栅上是否有负电荷来存储二值数据的。来存储二值数据的。UV EPROM出厂时

37、浮栅上无电荷。为了在浮栅上注入电荷，控制栅极和漏极对源极同时作用比正常电源电压高许多的电压.UV EPROM的封装顶部有一个石英窗，的封装顶部有一个石英窗，紫外光可直接照射紫外光可直接照射到到SIMOS管上，照射管上，照射15到到20分钟后，浮栅上的电子获得足够的能量，穿分钟后，浮栅上的电子获得足够的能量，穿过过SiO2回到衬底中。回到衬底中。第37页，此课件共46页哦3 3E E2 2PROMPROM的存储单元的存储单元E2PROM也是利用隧道也是利用隧道MOS管的管的浮栅上是否有负电荷来存储二值浮栅上是否有负电荷来存储二值数据的数据的。隧道隧道MOS管：与管：与SIMOS管的区别管的区别是

38、漏区与浮栅之间有一个极薄的是漏区与浮栅之间有一个极薄的SiO2交叠区，厚度约交叠区，厚度约80（埃）。（埃）。当漏极接地，控制栅加足够大的电压时，交叠区产生很强的电场，当漏极接地，控制栅加足够大的电压时，交叠区产生很强的电场，电子穿过交叠区到达浮栅（注入电子），这种现象称为电子穿过交叠区到达浮栅（注入电子），这种现象称为隧道效应隧道效应。隧道效应是双向的，即漏栅间加前述相反的电压，则电子离开隧道效应是双向的，即漏栅间加前述相反的电压，则电子离开浮栅（擦除电子）。浮栅（擦除电子）。第38页，此课件共46页哦3 3E E2 2PROMPROM的存储单元的存储单元E2PROM的存储单元：的存储单元：

39、隧道隧道MOS管与普通管与普通MOS管串联。管串联。浮栅上无电荷时浮栅上无电荷时，隧道，隧道MOS管导通，等效为管导通，等效为存储单元有元件，存储存储单元有元件，存储1；浮栅上有电荷时浮栅上有电荷时，隧道，隧道MOS管截至，等效管截至，等效为存储单元无元件，存储为存储单元无元件，存储0。编程器利用隧道效应对存储单元的隧道编程器利用隧道效应对存储单元的隧道MOS管注入或擦除电子。管注入或擦除电子。隧道隧道MOS管的电子注入和擦除是在漏极与控制栅极之间利用隧道效应管的电子注入和擦除是在漏极与控制栅极之间利用隧道效应进行的，这个特点和存储单元的结构决定了进行的，这个特点和存储单元的结构决定了E2PR

40、OM只能只能以字为单以字为单位位改写数据。改写数据。第39页，此课件共46页哦闪存亦是利用浮栅上有无负电荷存储二值数据的，存储器结构也和ROM相同，因此，传统上归类于ROM。但是，闪存具有较强的在系统读写入能力（工作时能读写），其优势是传统ROM不可比的。闪存的出现使计算机的软盘寿终正寝，大有取代硬盘之势。此外，闪存在掌上电脑、手机、数字照相机等消费电子设备中应用广泛。9.4 闪存（闪存（Flash Memories）第40页，此课件共46页哦1.1.闪存的存储单元闪存的存储单元 闪存闪存MOS管：与管：与SIMOS 相似，但有相似，但有2点不同：点不同：一是浮栅与衬底间的一是浮栅与衬底间的S

41、iO2厚度不同，厚度不同，SIMOS厚（厚（3040nm）,闪存闪存MOS管薄管薄（1015nm）；）；闪存MOS管的擦除和注入电压小。二是闪存二是闪存MOS管的源极和漏极的管的源极和漏极的N+区区不对称，漏区小，源区大；浮栅与源区交叠，不对称，漏区小，源区大；浮栅与源区交叠，形成比形成比EEPROM的隧道的隧道MOS管更小的隧道管更小的隧道区。区。由于存储阵列的闪存MOS管的源极全部连接在一起，利用隧道效应，可以实现众多存储单元的批量擦除。第41页，此课件共46页哦2.2.闪存的特点和应用闪存的特点和应用理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度和低理想的存储器具有大容量

42、、非易失、在系统读写能力、较高的操作速度和低成本等特点。成本等特点。ROM、PROM、UV EPROM、EEPROM、SRAM和和DRAM，在前述的某些方面，在前述的某些方面各具有一定优势。各具有一定优势。只有闪存综合具有理想存储器的特点，只是在写入速度方面比只有闪存综合具有理想存储器的特点，只是在写入速度方面比SRAM和和DRAM差差。存储器非易失高密度单管存储单元在系统写入写速度*闪存YESYESYESYES较快SRAMNONONOYES最快DRAMNOYESYESYES快MASK ROMYESYESYESNOPROMYESYESYESNOUV EPROMYESYESYESNOEEPROM

43、YESNONOYES最慢*写入速度是与SRAM比较的。第42页，此课件共46页哦9.5 9.5 存储器容量的扩展存储器容量的扩展存储器有存储器有3类总线：类总线：数据总线、地址总线和控制总线数据总线、地址总线和控制总线。对于不同的存储器，数据总线和地址总线功能相同，但控制总线约对于不同的存储器，数据总线和地址总线功能相同，但控制总线约有不同。有不同。例如，例如，RAM通过读写信号（通过读写信号（）控制存储器的读）控制存储器的读/写，写，ROM用输出使能（用输出使能（OE）允许读出数据；大多数的）允许读出数据；大多数的DRAM用行选信号用行选信号RAS作片选信号。作片选信号。由于由于RAM的控制

44、总线（的控制总线（CS 和和 ）通常涵盖了其他存储器的功）通常涵盖了其他存储器的功能，下面以能，下面以RAM为例介绍存储器容量的扩展方法，读者可以为例介绍存储器容量的扩展方法，读者可以类推到其他存储器的扩展。类推到其他存储器的扩展。第43页，此课件共46页哦1.1.存储器的位扩展存储器的位扩展存储器的存储器的字数不变字数不变、增加每字的增加每字的位数位数称为位扩展。称为位扩展。位扩展的特点是位扩展的特点是地址总线位数不变、地址总线位数不变、数据总线的位数增加数据总线的位数增加。连线方法连线方法是芯片地址总线和控制总是芯片地址总线和控制总线并联，芯片的数据总线引出。线并联，芯片的数据总线引出。例

45、例9.1 试用试用1024字字4位的位的RAM芯片组芯片组成成1024字字8位的存储器。位的存储器。解：使用芯片的数目解：使用芯片的数目N第44页，此课件共46页哦用总线表示为：用总线表示为：第45页，此课件共46页哦2.2.存储器的字扩展存储器的字扩展存储器的存储器的字数增加、而每字的位数不字数增加、而每字的位数不变变称为字扩展。称为字扩展。字扩展的特点是地址总线位数增加、数字扩展的特点是地址总线位数增加、数据总线的位数不变。据总线的位数不变。地址码位数比芯片需要的地址码多，多地址码位数比芯片需要的地址码多，多出的部分是高位地址码。出的部分是高位地址码。高位地址码用输出低电平有效的译码器高位地址码用输出低电平有效的译码器控制芯片的片选端。控制芯片的片选端。解：使用芯片的数目解：使用芯片的数目N为为例9.2 试用1024字4位的RAM芯片组成2048字4位的存储器。第46页，此课件共46页哦