第4章半导体存储器课件.ppt

《第4章半导体存储器课件.ppt》由会员分享，可在线阅读，更多相关《第4章半导体存储器课件.ppt（58页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第4章半导体存储器1第1页，此课件共58页哦在现代微机中同时采用三级存储层次，构成在现代微机中同时采用三级存储层次，构成cache-内存内存-外外存三级存储系统。存三级存储系统。P219内存内存-外存存储层次的形外存存储层次的形成解决了存储器的大容量和低成解决了存储器的大容量和低成本之间的矛盾，成本之间的矛盾，弥补主存容弥补主存容量的不足量的不足高速缓存高速缓存-内存层次的形内存层次的形成解决了速度与成本的矛盾。成解决了速度与成本的矛盾。4.1概 述 第2页，此课件共58页哦4.1.1 4.1.1 存储器的分类存储器的分类:外存和内存外存和内存 按存储器载体分类按存储器载体分类（1）磁介质存储

2、器）磁介质存储器速度较慢，一般用作外存。如磁盘、磁带等。速度较慢，一般用作外存。如磁盘、磁带等。（2）半导体存储器）半导体存储器容量大，速度快，体积小，功耗低，广泛用于大、中、容量大，速度快，体积小，功耗低，广泛用于大、中、小及微型机中作内存小及微型机中作内存（3）光存储器）光存储器速度快，但需复杂的硬件，主要用作外存速度快，但需复杂的硬件，主要用作外存第3页，此课件共58页哦4.1.2 4.1.2 半导体存储器的分类半导体存储器的分类 双极型静态 SRAM MOS 型动态 DRAM掩模 ROM可编程序 PROM(一次性写入)EPROM （紫外线擦除）EEPROM（电擦除）电荷藕合器件CCD

3、磁泡存储器半导体存储器随机存取存储器RAM只读存储器ROM串行存储器非易失非易失NVRAM第4页，此课件共58页哦4.1.3半导体存储器的主要技术指标半导体存储器的主要技术指标1存存储储容容量量指指每每个个存存储储器器芯芯片片所所能能存存储储的的二二进进制制数数的的位位数。通常以数。通常以单元数单元数数据线位数数据线位数表示。表示。2114：1K 46264：1K 8=1KB，1MB=210KB2存取速度存取速度用用存存取取时时间间来来衡衡量量，存存取取时时间间指指从从CPU给给出出有有效效的的存存储储器器地地址址到存储器给出有效数据所需要的时间。到存储器给出有效数据所需要的时间。存存取取时时

4、间间：超超高高速速存存储储器器：小小于于20ns；中中速速：100200ns；低低速速：300ns以上以上第5页，此课件共58页哦4.2随机读写存储器（随机读写存储器（RAM）4.2.1静态静态RAM1.静态静态RAM的基本存储电路的基本存储电路MOS型型静静态态RAM的的基基本本存存储储单单元元通通常常由由六六个个MOS场场效效应应晶晶体体管管构构成，只要不切断电源，其写入的数据可长期保留，且不需动态刷新。成，只要不切断电源，其写入的数据可长期保留，且不需动态刷新。T1,T2：组成双稳态触发器组成双稳态触发器T3,T4：负载管负载管T5,T6：控制管控制管A点的状态，即要表示的二进制的点的状

5、态，即要表示的二进制的一位数一位数。设设T1截止，截止，T2导通，为导通，为1；T2截止，截止，T1导通，为导通，为0；第6页，此课件共58页哦1)写入过程 选择线为高电平，T5、T6导通 写入1：则I/O=1，I/O#=0，它们经T5、T6加到A、B点，使T1截止，T2导通，使A=1，B=0，进入“1”状态。写入0：I/O线为“0”，I/O#上为“1”，使得T1导通，T2截止，达到“0”稳态。第7页，此课件共58页哦2）读出过程：经地址译码后选中此电路（单元），即选择线上为高电平。这时，由于A与I/O线通，B与I/O#线通，所以I/O线上的状态即要读出的数据。这种电路，当读出之后，原存储的数

6、据完好不变，称为非破坏性读出。第8页，此课件共58页哦2 2静态静态RAMRAM的结构的结构将多个存储单元按一定方式排列起来，就组成了一个静态将多个存储单元按一定方式排列起来，就组成了一个静态RAM存储器。存储器。第9页，此课件共58页哦典型的典型的SRAM6116：2KB，A0A10，D0D7形成形成128*16*8（每（每8列组成看作一个整体操作）的阵列列组成看作一个整体操作）的阵列片选片选CS#输出允许输出允许OE#读写控制读写控制WE#第10页，此课件共58页哦典型的典型的SRAMSRAM芯片芯片62646264(8(8KB)KB)A0Al2-13根地址信号线，通常接到系统地址总线的低

7、13位上，以便CPU能够寻址芯片上的各个存储单元。D0D7-8根双向数据线，与系统的数据总线相连。12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1Vcc 6264CS1，CS2片选信号线。系统的高位地址信号A13A19 和控制信号通过译码产生片选信号。OE-输出允许信号。WE-写允许信号。其它：Vcc为+5V电源，GND接地端，NC表示空端。62646264 的读写的读写 高阻其它情况读出0101写入100D0D7OECS2CS1

8、WE第11页，此课件共58页哦4.2.2 4.2.2 动态动态RAMRAM1 1动态动态RAMRAM存储电路存储电路 由一只MOS管T和一个电容C组成，靠C存储电荷来存储数据。写入时，字选择线为1，T导通，数据线上的信号存入C中。读出时，字选择线为1，T导通，C上的信号加到数据线上。第12页，此课件共58页哦2.2.动态动态RAMRAM举例举例 Intel 2164AIntel 2164A容量：容量：64K*1bit64K*1bit引脚：引脚：A A0 0AA7 7，D D，RASRAS，CASCAS 由行地址选通信号由行地址选通信号RASRAS，把先送来的，把先送来的8 8位地址送至行地址位

9、地址送至行地址锁存器，由随后出现的列地址选通信号锁存器，由随后出现的列地址选通信号CASCAS把后送来的把后送来的8 8位位地址送至列地址锁存器。地址送至列地址锁存器。第13页，此课件共58页哦3.高集成度DRAMSDRAM同步动态随机访问存储器（1）DDR SDRAM 双倍率SDRAM(2)DDR2 4倍速(3)DDR3(4)RDRAM突发存取的高速DRAM4.内存条(1)72引脚的DRAM-SIMM(2)168引脚的SDRAM-DIMM(3)184引脚的DDR-SDRAM-DIMM第14页，此课件共58页哦高集成度DRAM和内存条l168线的内存条（64+8位）SAMSUNG公司的KMM3

10、75S1620BT，容量为16M*72（128MB），集成了18片16M*4的SDRAM，有64位数据线，还有8位奇偶校验位。第15页，此课件共58页哦4.2.3双口双口RAM多处理机应用系统中的相互通信多处理机应用系统中的相互通信(1)双端口双端口RAM：用于高速共享数据缓冲器系统中，：用于高速共享数据缓冲器系统中，公共全局存储器公共全局存储器(2)VRAM：图形图像显示中，加速视频图像处理：图形图像显示中，加速视频图像处理(3)FIFO：用于高速通信系统、图像图形处理、：用于高速通信系统、图像图形处理、DSP和数据采集系统以及准周期性突发信息缓冲系统的和数据采集系统以及准周期性突发信息缓冲

11、系统的先进先出存储器先进先出存储器(4)MPRAM：多：多CPU系统的共享存储器。系统的共享存储器。第16页，此课件共58页哦2.双端口RAM举例CY7C130/131/140/1411K*8bit高速双端口SRAMA0A9：地址线I/O0I/O7：数据线CE#：片选OE#：输出允许线R/W#：读写控制BUSY#：INT#：第17页，此课件共58页哦43 半导体只读存储器（ROM）4.3.1掩膜式只读存储器掩膜式只读存储器ROM ROM制造厂家按用户提供的数据，在芯片制造时写定。用户无法修改。第18页，此课件共58页哦4.3.2可编程的只读存储器可编程的只读存储器PROM 只能写入一次。第19

12、页，此课件共58页哦4.3.3可编程、可擦除的只读存储器可编程、可擦除的只读存储器EPROM擦擦除除：用用12mWcm2的的紫紫外外线线（或或X射射线线）相相距距3cm，进进行行照射照射1020min，擦除原存信息，成为全擦除原存信息，成为全1状态。状态。写写入入：使使用用专专门门的的写写入入器器（也也叫叫编编程程器器）用用加加电电压压的的手手段段使使要要存存入入“0”的的那那些些存存储储位位进进行行写写“0”，而而对对要要存存“1”的存储位不加电压，仍保存原有的的存储位不加电压，仍保存原有的“1”代码。代码。第20页，此课件共58页哦常用的常用的EPROM：Intel 2716（2K X 8

13、），2732（4KB），2764(8KB)，27128(16KB)，27256(32KB)典型典型EPROM2764A芯片介绍芯片介绍图4.14 2764A功能框图第21页，此课件共58页哦11.512.5V第22页，此课件共58页哦图4.15 2764A编程时的波形第23页，此课件共58页哦4.3.3 电电可可改改写写的的、可可重重编编程程的的只只读读存存储储器器EEPROM擦擦除除时时让让电电流流只只通通过过指指定定的的存存储储单单元元，把把其其中一个字（或字节）擦去并改写。中一个字（或字节）擦去并改写。第24页，此课件共58页哦1.并行并行EEPROM第25页，此课件共58页哦(1)28

14、16 DIP24第26页，此课件共58页哦(2)2817A DIP28特点：特点：lRDY/BUSY#：擦写过程置低，擦：擦写过程置低，擦些完毕后，再置高些完毕后，再置高l片内有防写保护单元片内有防写保护单元l使用单一使用单一+5V电源，片内有升到电源，片内有升到21V的电路。的电路。l有地址锁存器、数据锁存器，可直有地址锁存器、数据锁存器，可直接与接与CPU相连。相连。第27页，此课件共58页哦(3)2864A EEPROM DIP28(3)2864A EEPROM DIP28第28页，此课件共58页哦（1）二线制串行I2C EEPROM 24C01二线制I2C总线是PHILIPS公司推出的

15、一种串行总线。lDIP8 128*8 lSCL串行时钟信号，用于对输入和输出数据的同步lSDA串行数据输入输出线lWP接VCC时，数据写保护lA0A1A2：片选地址输入2.串行串行EEPROM第29页，此课件共58页哦（2）三线制同步串行 EEPROM 93C46三线制同步串行总线是美国国家半导体公司采用的一种串行总线。lDIP8 128*8 lCS 片选lSK串行时钟信号，用于对输入和输出数据的同步lDI 数据输入lDO数据输出线lORG 组织结构选择输入，接地时，8位为一单元，悬空时，16位为一单元2.串行串行EEPROM第30页，此课件共58页哦非易失性存储器NVMlNOR 写入为主lD

16、INORlNAND 数据存储，文件存储，核心lANDl由EEPROM派生的闪存4.3.4闪速存储器闪速存储器FLASH第31页，此课件共58页哦存储器型号举例类型型号容量地址线数据线封装SRAM62648KBA0A12D0D7DIP28DRAM2164A 64K*1A0A7DOUTDIP16EPROM2764A 8KBA0A12D0D7DIP28EEPROM2864A 8KBA0A12D0D7DIP28复习复习第32页，此课件共58页哦存储器芯片的选用存储器芯片的选用存储器芯片的选用存储器芯片的选用lRAMRAM、ROMROM区别：区别：ROMROM：ROMROM用来存放程序，为调试方便，多采

17、用用来存放程序，为调试方便，多采用EPROMEPROMRAMRAM：存储器容量不大，功耗较小时，可采用静态存储器容量不大，功耗较小时，可采用静态RAMRAM；系系统较大，存储器容量很大，功能和价格成为主要矛盾，要选统较大，存储器容量很大，功能和价格成为主要矛盾，要选择动态择动态RAMRAM，这时要考虑刷新问题。这时要考虑刷新问题。l组成存储器模块时，需要考虑的因素主要有：容量、组成存储器模块时，需要考虑的因素主要有：容量、速度、负载等：速度、负载等：容量：根据需要（基本需求及系统扩展使用）容量：根据需要（基本需求及系统扩展使用）速度：芯片的工作速度取决于芯片的读写周期。速度：芯片的工作速度取决

18、于芯片的读写周期。第33页，此课件共58页哦4.44.4 CPUCPU与存储器的连接与存储器的连接4.4.1连接时应注意的问题连接时应注意的问题1CPU总线的负载能力总线的负载能力2CPU的时序与存储器的存取速度之间的时序与存储器的存取速度之间的配合的配合3存储器组织、地址分配存储器组织、地址分配存储器的地址要合理分配存储器的地址要合理分配4控制信号的连接控制信号的连接第34页，此课件共58页哦4.4.2典型典型CPU与存储器的连接与存储器的连接存储器芯片的外部引脚按功能分为数据线存储器芯片的外部引脚按功能分为数据线、地址线和控制线地址线和控制线。CPU与存储器的连接就是指与存储器的连接就是指

19、地址线、数据地址线、数据线和控制线的连接线和控制线的连接。重点说明的是存储器与。重点说明的是存储器与CPU地址总线的连接方式，必须满足对这些芯地址总线的连接方式，必须满足对这些芯片所分配的地址范围的要求。片所分配的地址范围的要求。第35页，此课件共58页哦CPU发出的地址信号必须实现两种选择：发出的地址信号必须实现两种选择：（1）片选：片选：对存储器芯片的选择，使相关芯片的片选端对存储器芯片的选择，使相关芯片的片选端CS为为有效。有效。（2）字选：字选：在选中的芯片内部再选择某一存储单元。在选中的芯片内部再选择某一存储单元。片选信号和字选信号均由片选信号和字选信号均由CPU发出的地址信号经译码

20、电路发出的地址信号经译码电路产生产生字选信号：字选信号：由存储器芯片的内部译码电路产生，这部分译由存储器芯片的内部译码电路产生，这部分译码电路不需用户设计。由低位地址线满足每个芯片组内码电路不需用户设计。由低位地址线满足每个芯片组内的选址需要。的选址需要。片选信号：片选信号：需自行设计。由剩余的高位地址线用于各个芯片的需自行设计。由剩余的高位地址线用于各个芯片的选择选择低位选址、高位选片低位选址、高位选片第36页，此课件共58页哦下面介绍外部译码电路的两种译码方法。下面介绍外部译码电路的两种译码方法。1.线性选择法线性选择法直接用直接用CPU地址总线中某一高位线作为存储器芯片的地址总线中某一高

21、位线作为存储器芯片的片选信号，简称为线选法。片选信号，简称为线选法。优点：连接简单，片选信号的产生不需复杂的逻辑电优点：连接简单，片选信号的产生不需复杂的逻辑电路。路。缺点缺点：(1)当采用线选法时，高位地址未全部用完、而当采用线选法时，高位地址未全部用完、而又没有对其实施控制时，会出现地址的不连又没有对其实施控制时，会出现地址的不连续和多义性。续和多义性。(2)即使所有的高位地址线都用作线选，其能寻即使所有的高位地址线都用作线选，其能寻址的存储空间也十分有限。址的存储空间也十分有限。第37页，此课件共58页哦线选法举例例：用2KX8位的6116芯片组成4KX8位的存储器系统1.最多可接9片6

22、116，容量2K*9=18KB（20位AB）2.注意地址的多义性第38页，此课件共58页哦2.全译码法全译码法将高位地址全部作为译码器的输入，用译码器的输出将高位地址全部作为译码器的输入，用译码器的输出作为片选信号。作为片选信号。在这种方法中，低位地址线用作字选，与芯片的地址输在这种方法中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线全部连接进译码电路，用来生成入端直接相连；高位地址线全部连接进译码电路，用来生成片选信号。这样，所有的地址线均参与片内或片外的地址译片选信号。这样，所有的地址线均参与片内或片外的地址译码，不会产生地址的多义性和不连续性。在全译码方式中，码，不会产生地

23、址的多义性和不连续性。在全译码方式中，译码电路的核心常用一块译码器充当，例如译码电路的核心常用一块译码器充当，例如74LS138等。等。第39页，此课件共58页哦全译码方式举例例：用2KX8位的6116芯片组成4KX8位的存储器系统第40页，此课件共58页哦1.地址译码器地址译码器74LS1383个输入端个输入端8个输出端个输出端3个使能端个使能端第41页，此课件共58页哦第42页，此课件共58页哦若在一若在一80888088微机系统中，存储器结构如图所示，试问该存储微机系统中，存储器结构如图所示，试问该存储系统的首地址、末地址为多少？系统的首地址、末地址为多少？A19A18A17A16A15

24、A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00111000*EPROM2764芯片的地址范围为芯片的地址范围为70000H71FFFH图图2764与与8088系统的连接图系统的连接图 IO/M A 19A 18A 17A 16G G2A G2B C B A74LS138A 15A 14A 13 Y 0A0A1A12 RDD0D7D0D7A0A1A12OECSPGMVccVppGNDC+5V27641&第43页，此课件共58页哦存储容量存储容量l存储单元的个数，以字节为单位。l注意：存储空间与存储容量的区别 存储容量：某微机配置2条128MB的SDRAM内存条，其内存容

25、量为256MB 内存空间：又称为存储空间、寻址范围，是指微机的寻址能力，与CPU的地址总线宽度有关，如Pentium 4有36位地址线，寻址范围为64GB 第44页，此课件共58页哦存储器连接举例存储器连接举例例例:8088系系统统中中，利利用用74LS138译译码码器器和和2114（1K4）芯芯片片构构成成一一个个4K8容容量量的的存存储储器器，要要求求存存储储器器的的起起始始地地址址是是80000H，画画出出连连线线图图，并写出各组首末地址。并写出各组首末地址。2个2114组成一个1KB存储器与CPU的连接 片选信号由高位地址译码产生21141K421141K4D0D7A0A9CPU读写控

26、制信号 WE片内地址线：1K=210芯片组容量：(1K4)21KBCS第45页，此课件共58页哦存储器连接举例存储器连接举例8088系系统统中中，利利用用74LS138译译码码器器和和2114（1K4）芯芯片片构构成成一一个个4K8容容量量的的存存储储器器，要要求求存存储储器器的的起起始始地地址址是是80000H，画画出出连连线线图图，并并写写出各组首末地址。出各组首末地址。第46页，此课件共58页哦8088系统中，采用系统中，采用74LS138译码，利用译码，利用1片片6116和和2片片6264构成数据存储系统。构成数据存储系统。6116D0D7 A0A10 OE#WE#CS#6264D0D

27、7 A0A12OE#WE#CS1#CS2 6264D0D7 A0A12OE#WE#CS#CS2 74LS138G Y0 Y1G2AG2BCBA Y2+5V1A19A16IO/MA15A14A13+5V1A12A11注：6264和6116其余线自己连第47页，此课件共58页哦4.4.3 IBM PC/XT 中的存储器640KB主存储器主存储器384KB内存保留区内存保留区第48页，此课件共58页哦图 两片6116与8位总线的连接图补充内容补充内容第49页，此课件共58页哦8086CPU有有16根数据线根数据线,低低8位数据线总是和偶地址的存储位数据线总是和偶地址的存储器或器或I/O端口相连接端口

28、相连接,这些存储器这些存储器/IO端口称为偶存储体。高端口称为偶存储体。高8位位的数据线与奇地址的存储器或的数据线与奇地址的存储器或I/O端口相连接，这些存储器端口相连接，这些存储器/IO端口称为奇存储体。端口称为奇存储体。BHE有效，表示有效，表示CPU正在使用高正在使用高8位的数位的数据线对奇体的存储单元或据线对奇体的存储单元或I/O端口进行访问。它与地址码最低端口进行访问。它与地址码最低位位A0配合起来表示当前总线使用情况。配合起来表示当前总线使用情况。8086存储存储器的器的管理管理第50页，此课件共58页哦BHEA0操操 作作使用数据线使用数据线001001从偶地址开始读从偶地址开始

29、读/写一个字写一个字从偶地址读从偶地址读/写一个字节写一个字节从奇地址读从奇地址读/写一个字节写一个字节AD15AD0AD7AD0AD15AD80110从奇地址开始读从奇地址开始读/写一个字写一个字（第一个总线周期）（第一个总线周期）（第二个总线周期）（第二个总线周期）AD15AD8AD7AD0BHE和和A0信号的意义信号的意义第51页，此课件共58页哦8086系统中，采用系统中，采用74LS138译码，利用译码，利用6264和和2764构构成成16KBRAM和和16KBROM存储系统。存储系统。（下页图）（下页图）第52页，此课件共58页哦第53页，此课件共58页哦r指指8086/8088C

30、PU从从I/O端端口口或或存存储储器器读读取取数数据据时时，各各有有关关引引脚脚信号随时间变化的情况。信号随时间变化的情况。数据总线数据总线DB控制总线控制总线CB地址总线地址总线ABAB存存储储器器I/O接接口口输输入入设设备备I/O接接口口输输出出设设备备CPU最小模式下最小模式下I/O端口、存储器读周期时序端口、存储器读周期时序补充内容补充内容第54页，此课件共58页哦8086 CPU 最小模式系统配置补充内容补充内容第55页，此课件共58页哦例例假设假设(3500CH)=9AH执行执行MOVAX，3000HB80030MOVDS，AX8ED8MOVBX，500CHBB0C50MOVAL

31、,BX8A070100HB80101H000102H300103H8E0104HD80105HBB0106H0C0107H500108H8A0109H07IP补充内容补充内容第56页，此课件共58页哦例例(DS)=3000H,(BX)=500CH,(3500CH)=9AH，执行执行MOVAL,BX8A07指令指令MOVAL,BX包含一个从存储器读操作包含一个从存储器读操作DSESSSCSIP数据暂存器数据暂存器标志标志寄存器寄存器执行部件控制电路执行部件控制电路指令译码器指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器组寄存器组指指令令队队列列总线总线接口接口控

32、制控制电路电路运运算算器器地地址址加加法法器器地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB、指令指令1指令指令2指令指令3指令指令4、数据数据1数据数据29Ah、地地址址译译码码器器补充内容补充内容第57页，此课件共58页哦(DS)=3000H,(BX)=500CH,(3500CH)=9AH执行执行MOVAL,BXT1状态状态T1T2T3T4A19A16/S6S3M/IO/IOA15A8AD7AD0ALERDDT/RDENCLKS6S3A7A0A19A16D7D01.M/IO变高，CPU将对内存进行操作2.A19A0上出现地址信号 0011 0101 0000 0000 1100 A19 A15 A11 A7 A3 A03.ALE上出现正脉冲信号4.DT/R#变低，数据收发器处于接收状态BHE？?存储器在做什么？第58页，此课件共58页哦