计算机组成与结构 第四章 主存储器精选PPT.ppt

《计算机组成与结构 第四章 主存储器精选PPT.ppt》由会员分享，可在线阅读，更多相关《计算机组成与结构 第四章 主存储器精选PPT.ppt（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成与结构课件 第四章 主存储器第1页，此课件共70页哦一、主存的基本知识一、主存的基本知识主存储器处于全机中心地位主存储器处于全机中心地位 按在计算机系统中的按在计算机系统中的作用作用存储器可分为三种：存储器可分为三种：高速缓冲存储器高速缓冲存储器（cache）：用来存放正）：用来存放正在执行的程序段和数据，以便在执行的程序段和数据，以便CPU高速地使用它高速地使用它们。们。主存储器主存储器（简称主存或内存）：用来存放计（简称主存或内存）：用来存放计算机运行期间所需要的程序和数据，算机运行期间所需要的程序和数据，CPU可直接随可直接随机地进行读写访问。机地进行读写访问。辅助存储器辅助存

2、储器：用来存放当前暂不参与运行：用来存放当前暂不参与运行的程序和数据，以及一些需要永久性保存的信息，的程序和数据，以及一些需要永久性保存的信息，CPU不能直接访问它。不能直接访问它。第2页，此课件共70页哦主存储器处于全机主存储器处于全机中心中心地位，原因有三点：地位，原因有三点：（1）主存储器存放当前计算机正在执）主存储器存放当前计算机正在执行的程序和数据，行的程序和数据，CPU直接从存储器取直接从存储器取指令或存取数据。指令或存取数据。（2）利用）利用DMA（直接存储器存取）（直接存储器存取）技术和输入输出通道技术，在存储器与技术和输入输出通道技术，在存储器与输入输出系统之间直接传送数据。

3、输入输出系统之间直接传送数据。（3）共享存储器的多处理机利用存储）共享存储器的多处理机利用存储器存放共享数据，并实现处理机之间的器存放共享数据，并实现处理机之间的通信。通信。第3页，此课件共70页哦一、主存的基本知识一、主存的基本知识主存储器的分类主存储器的分类 主存储器目前使用半导体做主存储器目前使用半导体做介质介质，主要有以下几种：主要有以下几种：（1）随机存储器（）随机存储器（RAM）又称读写存储器，是指通过指令可又称读写存储器，是指通过指令可以随机地、个别地对各个存储单元进行以随机地、个别地对各个存储单元进行访问。访问。第4页，此课件共70页哦 （2）只读存储器（）只读存储器（ROM）

4、只读存储器是只能读不能写的存储只读存储器是只能读不能写的存储器，在制造芯片时预先写入内容。器，在制造芯片时预先写入内容。由于它和由于它和RAM分享主存储器的同一分享主存储器的同一个地址空间，所以它属于主存储器的一个地址空间，所以它属于主存储器的一部分。部分。第5页，此课件共70页哦 （3 3）可编程的只读存储器（可编程的只读存储器（PROM）一次性写入后只能读不能修改。一次性写入后只能读不能修改。（4 4）可擦除可编程的只读存储器（可擦除可编程的只读存储器（EPROM）用用紫外线紫外线擦除内容的擦除内容的PROM，擦除后可再写，擦除后可再写入内容。入内容。（5 5）可电擦除的可编程只读存储器（

5、可电擦除的可编程只读存储器（E2PROM）用用电电擦除。擦除。第6页，此课件共70页哦 按信息的保存性是否长久来分，存储按信息的保存性是否长久来分，存储器可分为如下两类：器可分为如下两类：(1)易失性存储器：断电后，存储信息易失性存储器：断电后，存储信息即消失的存储器。即消失的存储器。(2)非易失性存储器：断电后信息仍然非易失性存储器：断电后信息仍然保存的存储器。保存的存储器。RAM属于易失性存储器属于易失性存储器 ROM、PROM、EPROM、E2PROM属于非易失性存储器属于非易失性存储器第7页，此课件共70页哦一、主存的基本知识一、主存的基本知识主存储器的主要技术指标主存储器的主要技术指

6、标 主存储器的主要性能指标为主存储器的主要性能指标为存储容存储容量量和和存取速度存取速度。1、存储容量、存储容量定义定义：存储容量是指主存所能容纳：存储容量是指主存所能容纳的二进制信息总量。的二进制信息总量。容量单位有容量单位有位位和和字节字节，现在多数机，现在多数机器把一个字节定为器把一个字节定为8位。位。第8页，此课件共70页哦 如某存储器的容量为如某存储器的容量为64K16位，表位，表示它有示它有64K个字，每个字的字长为个字，每个字的字长为16位，位，若用字节数表示，则可记为若用字节数表示，则可记为128K字节字节（128KB）。）。1K=210=1,0241M=220=1,048,5

7、761G=230=1,073,741,8241T=240=1,099,511,627,776第9页，此课件共70页哦2、存取速度、存取速度 存取时间存取时间 Ta：指的是从启动一次：指的是从启动一次存储器操作到完成该操作所需要的时间。存储器操作到完成该操作所需要的时间。存取周期存取周期Tm：是指连续启动两：是指连续启动两次独立的存储器操作所需要的最小时间次独立的存储器操作所需要的最小时间间隔。间隔。一般情况下，一般情况下，Tm大于大于Ta。第10页，此课件共70页哦3、位价比、位价比 位价比等于存储器总价格位价比等于存储器总价格/容量容量第11页，此课件共70页哦4、主存与、主存与CPU的速度

8、差距的速度差距 虽然半导体存储器的速度有了较大虽然半导体存储器的速度有了较大的提高，但总跟不上的提高，但总跟不上CPU的速度。的速度。第12页，此课件共70页哦一、主存的基本知识一、主存的基本知识主存储器的基本操作主存储器的基本操作 主存与主存与CPU的硬连接有的硬连接有三组三组连线：连线：地址总线（地址总线（AB）、数据总线（）、数据总线（DB）和控）和控制总线（制总线（CB），其中控制总线包括读控），其中控制总线包括读控制线、写控制线和表示存储器功能是否制线、写控制线和表示存储器功能是否完成的控制线（完成的控制线（ready）,如下图所示。如下图所示。第13页，此课件共70页哦 地址总线地

9、址总线数据总线数据总线控制总线控制总线读读/写写CPUARDR主存储器主存储器ready第14页，此课件共70页哦CPU通过使用通过使用AR（地址寄存器）和（地址寄存器）和DR（数据寄存器）和主存之间进行数据（数据寄存器）和主存之间进行数据传送。传送。读：读：CPU从主存读数据从主存读数据写：写：CPU写数据到主存写数据到主存第15页，此课件共70页哦1、读、读CPU先把信息字的地址送到先把信息字的地址送到AR，经，经过地址总线送往主存，同时过地址总线送往主存，同时CPU通过控通过控制总线发一个读请求，然后制总线发一个读请求，然后CPU等待从等待从主存储器发来的信号，通知主存储器发来的信号，通

10、知CPU读操作读操作已经完成。已经完成。主存储器通过主存储器通过ready线回答，如果线回答，如果ready信号为信号为1，说明存储字的内容已经，说明存储字的内容已经读出，并放在数据总线上，送往读出，并放在数据总线上，送往DR。第16页，此课件共70页哦2、写、写 CPU先将信息字在主存中的地址经先将信息字在主存中的地址经AR送往地址总线，并把信息字送送往地址总线，并把信息字送DR，同时通过控制总线发出写命令，然后同时通过控制总线发出写命令，然后CPU等待写操作完成信号。主存把收到等待写操作完成信号。主存把收到的信息字写入的信息字写入CPU指定的地址后通过指定的地址后通过ready线发出完成信

11、号线发出完成信号1。第17页，此课件共70页哦 数据总线上传送的是数据，地址总数据总线上传送的是数据，地址总线上传送的是地址线上传送的是地址。CPU与主存之间采用与主存之间采用异步异步工作方式，工作方式，即一方工作时，另一方必须处于等待状即一方工作时，另一方必须处于等待状态态。第18页，此课件共70页哦二、二、半导体读半导体读/写存储器写存储器 半导体读半导体读/写存储器按存储元件在运行写存储器按存储元件在运行中能否中能否长时间保存信息长时间保存信息来分为静态存储器来分为静态存储器（SRAM）和动态存储器（）和动态存储器（DRAM）。）。其中其中SRAM利用双稳态触发器来保存利用双稳态触发器来

12、保存信息信息,而且只要不断电而且只要不断电,信息不会丢失信息不会丢失,DRAM使用使用MOS电容来保存信息电容来保存信息,使用时使用时需要不断给电容充电。需要不断给电容充电。第19页，此课件共70页哦1、静态存储器、静态存储器 （1）存储单元）存储单元 静态静态RAM是利用双稳态触发器来是利用双稳态触发器来记忆信息的。六管静态记忆信息的。六管静态MOS记忆单元记忆单元电路中的电路中的T1T4组成两个反相器，交组成两个反相器，交叉耦合连接成一个触发器；叉耦合连接成一个触发器；T1T6管管构成一个记忆单元的主体，能存放一构成一个记忆单元的主体，能存放一位二进制信息。位二进制信息。第20页，此课件共

13、70页哦第21页，此课件共70页哦 存储单元未被选中时，字选择线保存储单元未被选中时，字选择线保持低电位，两位线保持高电位；单元被持低电位，两位线保持高电位；单元被选中时，字选择线保持高电位。选中时，字选择线保持高电位。读读1T1导通，导通，T2截止，位线截止，位线1产生负脉冲产生负脉冲0T1截止，截止，T2导通，位线导通，位线2产生负脉冲产生负脉冲写写1位线位线1送低电位，位线送低电位，位线2送高电位送高电位0位线位线1送高电位，位线送高电位，位线2送低电位送低电位第22页，此课件共70页哦第23页，此课件共70页哦第24页，此课件共70页哦 =0时，片选片选0 芯片被选中芯片被选中1 芯片

14、未被选中芯片未被选中0 写写1 读读第25页，此课件共70页哦（2）开关特性）开关特性读周期参数读周期参数写周期参数写周期参数第26页，此课件共70页哦2、DRAM三管存储单元三管存储单元单管存储单元单管存储单元位位线线字线字线栅极栅极漏极漏极源极源极电容电容CsVDD第27页，此课件共70页哦写入写入:字线为高电平字线为高电平,T导通导通写写1:位线为低电平位线为低电平,VDD通过通过T对对Cs充电，充电，电容中电容中有电荷则保持不变。有电荷则保持不变。写写0:位线为高电平位线为高电平,Cs通过通过T放电，电容中无电荷放电，电容中无电荷则不变。则不变。第28页，此课件共70页哦读出读出:位线

15、预充电至高电平位线预充电至高电平;当字线出现当字线出现高电平后高电平后,T导通导通,若原来若原来Cs充有电荷充有电荷,则则Cs放放电电,使位线电位下降使位线电位下降,经放大后经放大后,读出为读出为1;若原若原来来Cs上无电荷上无电荷,则位线无电位变化则位线无电位变化,放大器无放大器无输出输出,读出为读出为0。读出后读出后,若原来若原来Cs充有电荷也被放掉了充有电荷也被放掉了,和和没有充电一样没有充电一样,因此读出是破坏性的因此读出是破坏性的,故读出故读出后要立即对单元进行后要立即对单元进行“重写重写”,以恢复原信以恢复原信息。息。第29页，此课件共70页哦第30页，此课件共70页哦n16K=2

16、14地址码为地址码为14位位,为了减少封装引脚数为了减少封装引脚数,地址地址码分两批码分两批(每批每批7位位)送至存储器送至存储器.先送行地址先送行地址,后送列后送列地址。地址。n16K位存储单元矩阵由两个位存储单元矩阵由两个64 128阵列组成阵列组成.读出读出信号保留在读出放大器中。信号保留在读出放大器中。n读出时读出时,读出放大器又使相应的存储单元的存储信读出放大器又使相应的存储单元的存储信息自动恢复息自动恢复(重写重写),所以读出放大器还用作再生放所以读出放大器还用作再生放大器。大器。16K 1动态存储器框图说明动态存储器框图说明第31页，此课件共70页哦16K 1动态存储器框图说明动

17、态存储器框图说明n再生再生:通过电容的充电来保存信息通过电容的充电来保存信息,但漏电阻的存在但漏电阻的存在,其电荷会逐渐漏掉其电荷会逐渐漏掉,从而使存储的信息丢失从而使存储的信息丢失.因此因此,必必须在电荷漏掉以前就进行充电须在电荷漏掉以前就进行充电,这充电过程称为再生这充电过程称为再生,或称为刷新。或称为刷新。n读出过程就能使信息得以恢复读出过程就能使信息得以恢复,由于每列都由于每列都有读出放大器有读出放大器,因此只要依次改变行地址因此只要依次改变行地址,轮轮流对存储矩阵的每一行的所有单元同时进行流对存储矩阵的每一行的所有单元同时进行读出读出,当把所有行全部读出一遍当把所有行全部读出一遍,就

18、完成了再就完成了再生。生。第32页，此课件共70页哦3、DRAM与与SRAM的比较的比较第33页，此课件共70页哦三、三、非易失性半导体存储器非易失性半导体存储器 停电时信息不丢失的存储器称为非停电时信息不丢失的存储器称为非易失性存储器。易失性存储器。可分为可分为ROM、PROM、EPROM、E2PROM和和flashmemory。第34页，此课件共70页哦1、ROM 芯片的内容在制造时已经输入，只芯片的内容在制造时已经输入，只能读，不能修改。能读，不能修改。存储原理：是根据元件的有无来表存储原理：是根据元件的有无来表示该存储单元的信息（示该存储单元的信息（1或或0）。）。存储元件：二极管或晶

19、体管。存储元件：二极管或晶体管。第35页，此课件共70页哦2、PROM 用户可根据自己的需要来确定用户可根据自己的需要来确定ROM里的内容，常见的是熔丝式里的内容，常见的是熔丝式PROM是以熔丝的接通来表示是以熔丝的接通来表示1、断开、断开表示表示0。常用于工业控制机。常用于工业控制机。第36页，此课件共70页哦3、EPROM 紫外线擦除，只能对芯片进紫外线擦除，只能对芯片进行行整体擦除整体擦除，而不能对芯片中个，而不能对芯片中个别需要改写的存储单元单独擦除。别需要改写的存储单元单独擦除。编程次数不受限制。编程次数不受限制。第37页，此课件共70页哦4、E2PROM 电擦除，可以用字擦除方式擦

20、除，也电擦除，可以用字擦除方式擦除，也可以用数据块擦除方式擦除。以字擦除可以用数据块擦除方式擦除。以字擦除方式操作时，能够只擦除被选中的那个方式操作时，能够只擦除被选中的那个存储单元的内容；在数据块擦除方式操存储单元的内容；在数据块擦除方式操作时，可擦除数据块内所有单元的内容。作时，可擦除数据块内所有单元的内容。编程次数受限制编程次数受限制。第38页，此课件共70页哦5、闪速存储器（、闪速存储器（flashmemory）一种一种快擦写快擦写型存储器，它的主要特点型存储器，它的主要特点是：既可在不加电的情况下长期保存信是：既可在不加电的情况下长期保存信息，又能进行快速擦除（整体擦除或分息，又能进

21、行快速擦除（整体擦除或分区擦除）与重写，兼备了区擦除）与重写，兼备了E2PROM和和RAM的优点。的优点。读的速度超过读的速度超过SRAM。第39页，此课件共70页哦 PQFP封装封装SOP封装封装SOJ封装封装第40页，此课件共70页哦四、四、DRAM的研制与发展的研制与发展 1、SDRAM同步动态随机读写同步动态随机读写存储器存储器将将CPU与与RAM通过一个相同的时钟信通过一个相同的时钟信号锁在一起，使号锁在一起，使RAM和和CPU能够共享一个能够共享一个时钟周期，以相同的速度同步工作。在每时钟周期，以相同的速度同步工作。在每一个时钟脉冲的上升沿开始传送数据。一个时钟脉冲的上升沿开始传送

22、数据。第41页，此课件共70页哦2、DDR双倍数据传输速率同步动双倍数据传输速率同步动态随机存储器态随机存储器 是是SDRAM的一种新技术。的一种新技术。可在同一时钟周期的上升和下降沿都能传送可在同一时钟周期的上升和下降沿都能传送数据，同样时间内的数据传送量翻了一倍。数据，同样时间内的数据传送量翻了一倍。双通道双通道DDR内存技术是内存技术是2003年中最热门的技术年中最热门的技术之一。双通道内存技术其实就是双通道内存控制技之一。双通道内存技术其实就是双通道内存控制技术，能有效地提高内存总带宽，从而适应新的微处术，能有效地提高内存总带宽，从而适应新的微处理器的数据传输、处理的需要。它的技术核心

23、在于：理器的数据传输、处理的需要。它的技术核心在于：芯片组芯片组(北桥北桥)可以在两个不同的数据通道上分别寻可以在两个不同的数据通道上分别寻址、读取数据，内存可以达到址、读取数据，内存可以达到128位的带宽。位的带宽。第42页，此课件共70页哦 双通道双通道DDR有两个有两个64bit内存控制器，双内存控制器，双64bit内存体系所提供的带宽等同于一个内存体系所提供的带宽等同于一个128bit内存体系内存体系所提供的带宽，但是二者所达到效果却是不同的。双所提供的带宽，但是二者所达到效果却是不同的。双通道体系包含了两个独立的、具备互补性的智能内存通道体系包含了两个独立的、具备互补性的智能内存控制

24、器，两个内存控制器都能够在彼此间零等待时间控制器，两个内存控制器都能够在彼此间零等待时间的情况下同时运作。的情况下同时运作。例如，当控制器例如，当控制器B准备进行下一次存取内存的准备进行下一次存取内存的时候，控制器时候，控制器A就在读就在读/写主内存，反之亦然。两个内写主内存，反之亦然。两个内存控制器的这种互补存控制器的这种互补“天性天性”可以让有效等待时间可以让有效等待时间缩减缩减50%，双通道技术使内存的带宽翻了一翻。，双通道技术使内存的带宽翻了一翻。第43页，此课件共70页哦带带 宽宽 带宽是指波长、频率或能量带的范围，特指以每带宽是指波长、频率或能量带的范围，特指以每秒周数表示频带的上

25、、下边界频率之差。可以显见带秒周数表示频带的上、下边界频率之差。可以显见带宽是用来描述频带宽度的，但是在数字传输方面，也宽是用来描述频带宽度的，但是在数字传输方面，也常用带宽来衡量传输数据的能力。用它来表示单位时常用带宽来衡量传输数据的能力。用它来表示单位时间内传输数据容量的大小，表示吞吐数据的能力。间内传输数据容量的大小，表示吞吐数据的能力。从功能上理解，我们可以将内存看作是内存控制从功能上理解，我们可以将内存看作是内存控制器（一般位于北桥芯片中）与器（一般位于北桥芯片中）与CPU之间的桥梁或与仓之间的桥梁或与仓库。显然，内存的容量决定库。显然，内存的容量决定“仓库仓库”的大小，而内存的大小

26、，而内存的带宽决定的带宽决定“桥梁桥梁”的宽窄，两者缺一不可，这也的宽窄，两者缺一不可，这也就是我们常常说道的就是我们常常说道的“内存容量内存容量”与与“内存速度内存速度”。第44页，此课件共70页哦带宽的计算方法带宽的计算方法 B表表示示带带宽宽，F表表示示存存储储器器时时钟钟频频率率，D表表示示存存储储器数据总线位数，则带宽为：器数据总线位数，则带宽为：B=FD/8例如，例如，PC-100的的SDRAM带宽计算如下：带宽计算如下：100MHZ64BIT/8=800MB/S当然，这个计算方法是针对仅靠上升沿信号当然，这个计算方法是针对仅靠上升沿信号传输数据的传输数据的SDRAM而言的，对于上

27、升沿和下降沿而言的，对于上升沿和下降沿都传输数据的都传输数据的DDR来说计算方法有点变化，应该在来说计算方法有点变化，应该在最后乘最后乘2，因为它的传输效率是双倍的，这也是，因为它的传输效率是双倍的，这也是DDR能能够有如此高性能的重要原因。够有如此高性能的重要原因。第45页，此课件共70页哦五、五、半导体存储器的组成与控制半导体存储器的组成与控制 1、主存储器容量的扩展、主存储器容量的扩展当单个存储芯片的容量不能满足系当单个存储芯片的容量不能满足系统要求时，需统要求时，需多片组合多片组合起来以扩展字长起来以扩展字长（位扩展）或扩展容量（字扩展）。扩（位扩展）或扩展容量（字扩展）。扩展方法有三

28、种，位扩展、字扩展和字位展方法有三种，位扩展、字扩展和字位扩展。扩展。存储器容量存储器容量=字数字数*位长位长 第46页，此课件共70页哦（1）位扩展）位扩展 位扩展指只在位数方向扩展（加大位扩展指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读储芯片的地址线、片选线和读/写线相应写线相应地并联起来，而将各芯片的数据线单独地并联起来，而将各芯片的数据线单独列出。列出。第47页，此课件共70页哦例：例：两个两个16K*4位的芯片采用位扩展方位的芯片采用位扩展方式

29、扩展成一式扩展成一16K*8位的存储器。如下图所位的存储器。如下图所示。示。16K*4位的芯片的字长为位的芯片的字长为4位，所以位，所以有有4条数据线，分别用条数据线，分别用D0D3和和D4D7表示；表示；容量为容量为16K=214，有，有14条地址线，用条地址线，用A0A13表示。表示。第48页，此课件共70页哦 位扩展位扩展第49页，此课件共70页哦 图中图中为片选信号，为读写控制信为片选信号，为读写控制信号，当号，当=0时，该芯片被选中，此时时，该芯片被选中，此时若若R/=1进行读操作，进行读操作，R/=0时，进行时，进行写操作。写操作。=1不进行任何操作。不进行任何操作。当当CPU访问

30、该存储器时，其发出的地访问该存储器时，其发出的地址和控制信号址和控制信号同时同时传给传给2个芯片，选中每个芯片，选中每个芯片的同一单元，其单元的内容被同个芯片的同一单元，其单元的内容被同时读至数据总线的相应位，或将数据总时读至数据总线的相应位，或将数据总线上的内容分别同时写入相应单元。线上的内容分别同时写入相应单元。第50页，此课件共70页哦（2）字扩展）字扩展 字扩展是指仅在容量方向扩展，而字扩展是指仅在容量方向扩展，而位数不变。字扩展将芯片的地址线、数位数不变。字扩展将芯片的地址线、数据线、读据线、读/写线并联，由片选信号来区分写线并联，由片选信号来区分各个芯片。各个芯片。64K*8位的存

31、储器需要位的存储器需要4个个16K*8位芯片组成，连接图如下。位芯片组成，连接图如下。第51页，此课件共70页哦字扩展字扩展第52页，此课件共70页哦 数据线数据线D0D7线与各片的数据端相连，线与各片的数据端相连，地址总线（共地址总线（共16条）低位条）低位A0A13与各芯与各芯片的片的14个地址端相连，两位高位个地址端相连，两位高位A14和和A15经过经过译码器译码器和和4个片选端相连。个片选端相连。在同一时间内四个芯片中只能有一个在同一时间内四个芯片中只能有一个芯片被选中。芯片被选中。第53页，此课件共70页哦（3）字位同时扩展）字位同时扩展 当构成一个容量较大的存储器时，往当构成一个容

32、量较大的存储器时，往往需要在字方向和位方向上同时扩展，往需要在字方向和位方向上同时扩展，这将是前两种扩展的组合，实现起来也这将是前两种扩展的组合，实现起来也是很容易的。是很容易的。如用如用16K4位的位的SRAM组成组成64K8位位的存储器，需要的存储器，需要8个芯片。个芯片。第54页，此课件共70页哦例题第55页，此课件共70页哦第56页，此课件共70页哦第57页，此课件共70页哦第58页，此课件共70页哦第59页，此课件共70页哦2、存储控制、存储控制 为了维持为了维持MOS型动态记忆单元的存储型动态记忆单元的存储信息，每隔一定时间必须对存储体中的信息，每隔一定时间必须对存储体中的所有记忆

33、单元的栅极电容补充电荷，这所有记忆单元的栅极电容补充电荷，这个过程就是个过程就是刷新刷新。从上一次对整个存储器刷新结束到从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，下一次对整个存储器全部刷新一遍为止，这一时间间隔称为再生周期，又称为这一时间间隔称为再生周期，又称为刷刷新周期新周期。常见的刷新方式有集中式、分散式。常见的刷新方式有集中式、分散式。第60页，此课件共70页哦（1）集中刷新）集中刷新 定义定义：是指在一个刷新周期内，利用：是指在一个刷新周期内，利用一段固定的时间，依次对存储器的所有一段固定的时间，依次对存储器的所有行逐一再生一遍。行逐一再生一遍。缺点缺点：在集中

34、刷新时必须停止读：在集中刷新时必须停止读/写，写，这一段时间称为这一段时间称为“死区死区”，而且存储容，而且存储容量越大，死区就越长。量越大，死区就越长。第61页，此课件共70页哦（2）分散刷新方式）分散刷新方式 分散刷新是指把刷新操作分散到每分散刷新是指把刷新操作分散到每个存取周期内进行，此时系统的存取周个存取周期内进行，此时系统的存取周期被分为两部分，前一部分时间进行读期被分为两部分，前一部分时间进行读/写操作或保持，后一部分时间进行刷新写操作或保持，后一部分时间进行刷新操作。操作。分散刷新方式没有死区，这是它的优分散刷新方式没有死区，这是它的优点，但是，它也有很明显的缺点，第一点，但是，

35、它也有很明显的缺点，第一是加长了系统的存取周期，第二是刷新是加长了系统的存取周期，第二是刷新过于频繁。过于频繁。第62页，此课件共70页哦3、存储校验线路、存储校验线路主存一般采用主存一般采用海明校验码海明校验码纠正数据出错。纠正数据出错。第63页，此课件共70页哦多体结构多体结构第64页，此课件共70页哦多体结构多体结构第65页，此课件共70页哦2004年下半年程序员试题年下半年程序员试题n如果主存容量为如果主存容量为16M字节，且按字节编字节，且按字节编址，表示该主存地址至少应需要址，表示该主存地址至少应需要_(3)_位。位。（3）A16B20C24D32C第66页，此课件共70页哦200

36、4年下半年程序员试题年下半年程序员试题n某计算机内存按字节编址，内存地址区某计算机内存按字节编址，内存地址区域从域从44000H到到6BFFFH，共有，共有_(11)_K字节。若采用字节。若采用16K4bit的的SRAM芯片，构成该内存区域共需芯片，构成该内存区域共需_(12)_片。片。（11）A.128B.160C.180D.220（12）A.5B.10C.20D.32 BC第67页，此课件共70页哦2004年上半年程序员试题年上半年程序员试题内存地址从内存地址从4000H到到43FFH，共有，共有_(47)_个内存单元。若该内存每个存贮单元可存个内存单元。若该内存每个存贮单元可存储储16位

37、二进制数，并用位二进制数，并用4片存储器芯片构成，片存储器芯片构成，则芯片的容量是则芯片的容量是_(48)_。(47)A、256B、512C、1024D、2048(48)A51216bitB2568bitC25616bitD10248bitCC第68页，此课件共70页哦2004年上半年程序员试题年上半年程序员试题某程序的目标代码为某程序的目标代码为16384个字节，将其个字节，将其写到以字节编址的内存中，以写到以字节编址的内存中，以80000H为为首地址开始依次存放，则存放该目标程首地址开始依次存放，则存放该目标程序的末地址为序的末地址为_(49)_。(49)A81000HB83FFFHC84FFFHD86000H B第69页，此课件共70页哦作业作业 三三4.54.7内存从内存从DRAM到到DDR第70页，此课件共70页哦