第17章触发器PPT讲稿.ppt

《第17章触发器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第17章触发器PPT讲稿.ppt（92页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第17章触发器第1页，共92页，编辑于2022年，星期一17.1 概述概述触发器的功能：触发器的功能：形象地说，形象地说，它具有它具有“一触即发一触即发”的功能。的功能。在输入信号的作用下，它能够从一种状态在输入信号的作用下，它能够从一种状态(0 或或 1)转变成另一种状态转变成另一种状态(1 或或 0)。触发器的特点：触发器的特点：有记忆功能的逻辑部件。输出状态不只有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。与现时的输入有关，还与原来的输出状态有关。触发器的分类：触发器的分类：按功能分：按功能分：有有R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发

2、器、T型等；型等；按触发方式划分：按触发方式划分：有电平触发方式、主从触发有电平触发方式、主从触发方式和边沿触发方式方式和边沿触发方式。第2页，共92页，编辑于2022年，星期一17.2 触发器触发器17.2.1 R-S触发器触发器&RDSDQQRD RESET直接复位端直接复位端S D SET直接置位端直接置位端Q,Q 输出端输出端 1.基本的基本的R-S触发器触发器组成：用组成：用2个与非门个与非门(或或非门或或非门)构成构成第3页，共92页，编辑于2022年，星期一若原状态：若原状态：输出仍保持：输出仍保持：11001010第4页，共92页，编辑于2022年，星期一若原状态：若原状态：0

3、1111010输出变为：输出变为：第5页，共92页，编辑于2022年，星期一若原状态：若原状态：10101011输出变为：输出变为：第6页，共92页，编辑于2022年，星期一若原状态：若原状态：00110101输出保持：输出保持：第7页，共92页，编辑于2022年，星期一若原状态：若原状态：10111001输出保持原状态：输出保持原状态：第8页，共92页，编辑于2022年，星期一若原状态：若原状态：01110110输出保持原状态：输出保持原状态：第9页，共92页，编辑于2022年，星期一R-S触发器真值表触发器真值表RDSDQQ 0 1 0 1(复位复位)1 0 1 0(置位置位)1 1 保持

4、原状保持原状 0 0 不确定不确定 指指RD、SD同时从同时从00变成变成11时时,输出端状态不定输出端状态不定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10设计电路时此种情况设计电路时此种情况应避免应避免第10页，共92页，编辑于2022年，星期一R-S 触发器特点触发器特点:(1)具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0),称为称为 双稳态触发器双稳态触发器.(2)可触发使之翻转可触发使之翻转(使使RD、SD之一为之一为0时可翻转时可翻转).(3)具有记忆功能具有记忆功能(RD、SD都为都为1时，保

5、持原来状态时，保持原来状态).第11页，共92页，编辑于2022年，星期一R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K第12页，共92页，编辑于2022年，星期一R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k K第13页，共92页，编辑于2022年，星期一R-S触发器应用举例触发器应用举例:单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲第14页，共92页，编辑于2022年，星期一2 同步同步RS触发器触发器QQRDSD

6、abRDSDcdRSCP“同步同步”的含义：由时钟的含义：由时钟CP决定决定R、S能否对输出端能否对输出端起控制作用。起控制作用。直接清零端直接置位端输出端输入端第15页，共92页，编辑于2022年，星期一QQRDSDabRDSDcdRSCP平时常为 1平时常为 1直接清零端直接置位端直接清零端、置位端的处理：直接清零端、置位端的处理：第16页，共92页，编辑于2022年，星期一2.2.时钟控制电平触发的时钟控制电平触发的R-SR-S触发器触发器触发器功能表触发器功能表&RDSDQQ&RSCPCP:时钟脉冲时钟脉冲(Clock Pulse)R、S控制端控制端CP R S Q n+1 说明说明

7、1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持第17页，共92页，编辑于2022年，星期一时钟控制时钟控制电平触发电平触发的的R-SR-S触发器触发器(续续)时钟控制时钟控制 只有只有CP=1时时,输出端输出端状态才能改变状态才能改变电平触发电平触发 在在CP=1时时,控制端控制端R、S的电平的电平(1或或0)发生变化时发生变化时,输出输出端状态才改变端状态才改变CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn

8、保持保持用途用途:D触发器和触发器和J-K触发器的内部电路触发器的内部电路第18页，共92页，编辑于2022年，星期一简化的功能表简化的功能表 由它的功能表可见：由它的功能表可见：在在R、S不相等时，不相等时，Q 服从于服从于 S!这是一个值得重视的规律，有必要进一这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。步归纳和进行形象化的表达。第19页，共92页，编辑于2022年，星期一R、S不相等时，不相等时，信息传送路径信息传送路径的形象化表达的形象化表达：cdCPQQabRS1QQRSCCP 该电路的该电路的信息传送规律信息传送规律在在今后的学习过程中，将会今后的学习过程中，将会多

9、次使用多次使用。第20页，共92页，编辑于2022年，星期一电位触发方式电位触发方式电位电位触发触发正电位触发正电位触发负电位触发负电位触发CP=1 期间翻转期间翻转CP=0 期间翻转期间翻转第21页，共92页，编辑于2022年，星期一电位触发的符号电位触发的符号CQCQ正电位触发正电位触发负电位触发负电位触发第22页，共92页，编辑于2022年，星期一例：画出例：画出RS触发器的输出波形触发器的输出波形。CPRSQSetReset使输出全为1CP撤去后状态不定第23页，共92页，编辑于2022年，星期一 同步同步 R-S 触发器的小结触发器的小结1.当当CP=0 时时,无论无论R、S 为何种

10、为何种取值组合，输出端均取值组合，输出端均“保持原保持原态态”；2.只有当只有当CP=1 时时,将将c门和门和d门打门打开，控制端开，控制端R、S的取值组合才的取值组合才会在输出端有所反映，即有所会在输出端有所反映，即有所谓谓“功能表功能表”。QQRDSDabcdRSCP第24页，共92页，编辑于2022年，星期一QQRDSDRSC逻辑符号 这根红颜色的线还表这根红颜色的线还表示一重含义：示一重含义：“高电平有高电平有效效”，即，即“只有在时钟只有在时钟 CP1 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP0，输出端，输出端 Q 则保持原状则保持原状态态”。逻辑符号

11、 这根绿颜色的线也表这根绿颜色的线也表示一重含义：示一重含义：“低电平有低电平有效效”，即，即“只有在时钟只有在时钟 CP0 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP1，输出端，输出端 Q 则保持原状则保持原状态态”。QQRDSDRSC第25页，共92页，编辑于2022年，星期一17.2.2 D触发器触发器1.时钟控制电平触发的时钟控制电平触发的D触发器触发器CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持1D&RDSDQQ&RSCP其他两种情况不会

12、出现其他两种情况不会出现第26页，共92页，编辑于2022年，星期一 时钟控制电平触发的时钟控制电平触发的D触发器触发器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时时,Q n+1=DCP=0时时,保持原状保持原状1DCP&RDSDQQ&D D触发器具有触发器具有数据记忆功能数据记忆功能第27页，共92页，编辑于2022年，星期一 时钟控制电平触发的时钟控制电平触发的D触发器触发器1DCP&RDSDQQ&RDSD符号符号RDSDDCPQQ第28页，共92页，编辑于2022年，星期一2.维持阻塞型维持阻塞型D触发器触发器BARDSDQQCEFDDCP符号符号R

13、DSDDCPQQZ1Z2Z3Z4第29页，共92页，编辑于2022年，星期一维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能符号符号RD 直接清直接清0端端(复位端复位端)R=0,S=1时时,Q=0SD 直接置直接置1端端(置位端置位端)R=1,S=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D数据数据输入端输入端CP时钟时钟脉冲脉冲Q、Q 输出端，输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端,即即Q总是与总是与Q相反相反RDSDDCPQQ第30页，共92页，编辑于2022年，星期一维持阻塞型维持阻塞型D触发器触发器的引脚功能的引脚功能(续续)功能表功能表CP Q

14、n+1 D触发方式触发方式:边沿触发边沿触发 (时钟上升沿触发时钟上升沿触发)功能表说明：功能表说明：在在CP上升沿时，上升沿时，Q等于等于D；在在CP高电平、低电平和下降沿高电平、低电平和下降沿时，时，Q保持不变保持不变RDSDDCPQQ第31页，共92页，编辑于2022年，星期一时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D触发器触发器RDSDDCPQQ功能表功能表CP Q n+1 D功能表说明：功能表说明：在在CP下降沿时，下降沿时，Q等于等于D；在在CP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q保持不变保持不变第32页，共92页，编辑于2022年，星期一同步同步JK

15、触发器触发器&Q&D1&D2QQ&D3&D4CPJKCd第33页，共92页，编辑于2022年，星期一R2S2CF从从R1S1CF主主CPKJJK触发器有触发器有两个输入控两个输入控制端制端J、K，它的功能最它的功能最完善。完善。17.2.3 主从型主从型J-K触发器触发器第34页，共92页，编辑于2022年，星期一JK触发器的功能=0=0被封锁保持原态J=K=0时：时：R2S2CF从从R1S1CF主主CPKJ第35页，共92页，编辑于2022年，星期一JK触发器的功能=0=1 Qn=0时时01Qn+1=11J=1，K=0时：时：分两种情况分两种情况（Q=0,Q=1）R2S2CF从从R1S1CF

16、主主CPKJ第36页，共92页，编辑于2022年，星期一JK触发器的功能=0=1 Qn=1时时1000F主主被封被封保持原态保持原态Qn+1=1R2S2CF从从R1S1CF主主CPKJ第37页，共92页，编辑于2022年，星期一JK触发器的功能=1=0Qn+1=0同样原理：同样原理：J=0，K=1时：时：R2S2CF从从R1S1CF主主CPKJ第38页，共92页，编辑于2022年，星期一JK触发器的功能=1=1J=K=1时：时：R2S2CF从从R1S1CF主主CPKJ第39页，共92页，编辑于2022年，星期一符号符号QQRSJKCP 在在CP上升沿时上升沿时,接收接收J、K 信息信息,Q不变

17、化不变化 在在CP下降沿时下降沿时,根据接收根据接收到的到的J、K信息，信息，Q变化变化J K Qn+10 0 Qn0 1 01 0 11 1 QnCP第40页，共92页，编辑于2022年，星期一主从型主从型JK触发器工作波形图举例触发器工作波形图举例J K Qn+10 0 Qn0 1 01 0 11 1 Qn0CPJKQ置置1清清0翻转翻转翻转翻转CP接收接收JK信号信号Q状态状态转变转变第41页，共92页，编辑于2022年，星期一有多个有多个J、K控制端的控制端的J-K触发器触发器QQRSJ1K1CPJ2K2&JKJ=J1J2K=K1K2第42页，共92页，编辑于2022年，星期一例例1：

18、画出主从画出主从 JK 触发器输出端波形图。触发器输出端波形图。J K Q n+1 0 0 Qn1 1 Qn0 1 0 1 0 1 CPJKQ第43页，共92页，编辑于2022年，星期一3.集成集成D触发器介绍触发器介绍(1)集成双集成双D触发器触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地地)第44页，共92页，编辑于2022年，星期一D触发器应用举例触发器应用举例:用用D触发器触发器 将一个时钟进行将一个时钟进行2分频分频.DCPQQCPCPQQ01RD、SD不用时不用时,甩空甩空或通过或通过4.7k 的电的电阻吊高电平阻吊高电平频率频率FQ=FCP/2D

19、触发器功能触发器功能CP 时，时，Q=D第45页，共92页，编辑于2022年，星期一用用2个个2分频器级联组成一个分频器级联组成一个4分频器分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4第46页，共92页，编辑于2022年，星期一(2)集成集成4D触发器触发器74LS175特点特点:一个集成电路中有一个集成电路中有4个个D触发器触发器,时钟时钟CP公共公共,清清0端端RD公共公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND第47页，共92页，编辑于2022年，星期一CLRD CPQCLRD CPQCLRD

20、CPQCLRD CPQ1Q1D2Q2DGND4Q4D3Q3D时钟时钟清零清零USC公用清零公用清零公用时钟公用时钟74LS175管脚图管脚图第48页，共92页，编辑于2022年，星期一例：例：四人抢答电路。四人抢答电路。四人参加比赛，每人一个按钮，其四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。按钮按下时不起作用。电路的核心是电路的核心是74LS175四四D触发器。它的内部触发器。它的内部包含了四个包含了四个D触发器，各输入、输出以字头相触发器，各输入、输出以字头相区别，管脚图见下页。区别，管脚图见下页

21、。第49页，共92页，编辑于2022年，星期一集成集成4D触发器触发器74LS175的应用举例的应用举例抢答电路抢答电路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR500 4+5V111&1+5V4.7k 风鸣器风鸣器CP1kHz主持人清主持人清0甲甲乙丙丁74LS175参赛人参赛人抢答按键抢答按键1第50页，共92页，编辑于2022年，星期一+5VD1D2D3D4 CLRCP赛前先清零赛前先清零0输出为零输出为零发光管不亮发光管不亮CP&1&2&2清零清零第51页，共92页，编辑于2022年，星期一D1D2D3D4 CLRCP+5V1反相端都为反相

22、端都为11开启开启CP&1&2&2清零清零第52页，共92页，编辑于2022年，星期一D1D2D3D4 CLRCP+5V若有一按钮被按下，若有一按钮被按下，比如第一个钮。比如第一个钮。=1=00被封被封这时其它按钮被这时其它按钮被按下也没反应。按下也没反应。0CP&1&2&2清零清零第53页，共92页，编辑于2022年，星期一(3)集成集成8D触发器触发器内部有内部有8个个D触发器触发器 Q输出输出 R公共公共 CP公共公共QDRQDR内部有内部有8个个D触发器触发器CP1D8DRDGNDVcc 1Q2D3D 4D 5D6D7D2Q 3Q 4Q 5Q6Q7Q8Q第54页，共92页，编辑于202

23、2年，星期一课堂练习课堂练习题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态初始状态=0.DQDCPQ1Q2DQDCP第55页，共92页，编辑于2022年，星期一DQDCPQ1课堂练习课堂练习(续续)CPDQ1第56页，共92页，编辑于2022年，星期一课堂练习课堂练习(续续)Q2DQDCPCPDQ1第57页，共92页，编辑于2022年，星期一1.JK触发器转换成触发器转换成D触发器触发器CQKJDCP触发器逻辑功能的转换触发器逻辑功能的转换第58页，共92页，编辑于202

24、2年，星期一2.JK触发器转换成触发器转换成T触发器触发器CQKJTCP第59页，共92页，编辑于2022年，星期一时序电路的特点：时序电路的特点：具有记忆功能。具有记忆功能。在数字电路中，凡是任一时刻的稳定输出在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且不仅决定于该时刻的输入，而且还和电路原来还和电路原来的状态有关的状态有关者，都叫做时序逻辑电路，简称者，都叫做时序逻辑电路，简称时序时序电路电路。组合逻辑电路组合逻辑电路存储功能存储功能.XYZW17.3 概述概述时序电路的基本单元：时序电路的基本单元：触发器。触发器。第60页，共92页，编辑于2022年，星期一1 数码寄

25、存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)寄存器是计算机的主要部件之一，它用寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。来暂时存放数据或指令。四位数码寄存器四位数码寄存器寄存器寄存器第61页，共92页，编辑于2022年，星期一Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲(CP)A0-A3：待存数据：待存数据Q0-Q3：输出数据输出数据 工作过程：工作过程：接收脉冲到达后，将待存数据送接收脉冲到达后，将待存数据送至各至各D触发器触发器，取数脉冲加入后将所存数

26、据取数脉冲加入后将所存数据送出。送出。第62页，共92页，编辑于2022年，星期一数码寄存器数码寄存器(并行寄存器并行寄存器)DCP一个一个D触发器触发器组成组成1位的数码位的数码寄存器寄存器CP上升沿上升沿,Q=DCP高电平、低电平、高电平、低电平、下降沿，下降沿，Q不变不变由由D触发器组成，用于存放数码触发器组成，用于存放数码RDSDDCPQQ第63页，共92页，编辑于2022年，星期一由由4D集成电路集成电路74LS175组成组成4位二进制数寄存器位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高电平吊高电平D

27、3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（电源（电源CP 1D2D3D4D1Q2Q3Q4Q4D锁存器锁存器数码寄存器数码寄存器(续续)4位二进制数位二进制数第64页，共92页，编辑于2022年，星期一数码寄存器数码寄存器(续续)由由8D集成电路集成电路74LS273组成组成8位二进制数寄存器位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS2731D8D1Q8Q8D锁存器锁存器Q4Q5Q6Q7D4D5D6D7 CP8位二进制数位二进制数D7D0第65页，共92页，编辑于2022年，星期一数码寄存器用于计算机数码寄存器用于计算机 并行输入并

28、行输入/输出接口输出接口外部设备外部设备(打印机打印机)8D锁存器锁存器1D8D1Q8QCPD7D0计算机计算机CPU控制信号控制信号计算机计算机CPU数据总线数据总线输出接口输出接口计算机总线画法计算机总线画法:一条粗线代表一条粗线代表8条线条线第66页，共92页，编辑于2022年，星期一2 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数数据，在每个移位脉冲的作用下，向左或向右移动据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成一位。根据移位方向，常把它分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 双向移位寄存器双向

29、移位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第67页，共92页，编辑于2022年，星期一根据移位数据的输入根据移位数据的输入输出方式输出方式，又可将，又可将它分为四种：它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：第68页，共92页，编辑于2022年，星期一QQDQQDQQDQQD&A0A1A2A3SDRDCL

30、RLOAD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲SD四位并入四位并入-串串出的左移寄出的左移寄存器存器 设设A3A2A1A0 1011，在存数脉冲作用下，并行输在存数脉冲作用下，并行输入数据，使入数据，使 Q3Q2Q1Q0 1011 。第69页，共92页，编辑于2022年，星期一D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 21 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1

31、 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态 Q3Q2Q1Q0 1011Q3Q2D1Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1左移过程左移过程第70页，共92页，编辑于2022年，星期一用波形图表示如下：用波形图表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

32、0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态Q3Q2Q1Q0 1011Q3Q2Q1Q0CPCP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0Q3Q2D1Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1第71页，共92页，编辑于2022年，星期一

33、四位串入四位串入 -串出的串出的左移左移寄存器：寄存器：D0 LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 “L L”即需即需左移的输入左移的输入数据数据.串行串行输入输入LQ3Q2D1Q0D0移位移位脉冲脉冲CP串行串行输出输出D2D3Q2Q3Q1Q0Q1数据由数据由Q3串行输出串行输出第72页，共92页，编辑于2022年，星期一D1 Q Q2 2D2 Q Q3 3D3 R RD0 Q Q1 1四位串入四位串入-串出的串出的右移右移寄存器：寄存器：QDQQ3DQDQD移位移位脉冲脉冲CP串行串行输出输出Q1Q2Q0串行串行输入输入R “R R”即即需右移的需右移的输入数据输入数据

34、数据由数据由Q0串行输出串行输出第73页，共92页，编辑于2022年，星期一集成电路双向移位寄存器集成电路双向移位寄存器(74LS194)并行输入数据并行输入数据右移串入右移串入数据数据控制端控制端输出输出清清0端端时钟时钟左移串入左移串入数据数据Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194第74页，共92页，编辑于2022年，星期一Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194双向移位寄存器双向移位寄存器74LS194的功能的功能CR CP MB MA Q0 Q1 Q2 Q3 0 0 0 0 0

35、 1 0 0 保持保持 1 0 1 DSR 右移一位右移一位 1 1 0 左移一位左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行输入并行输入)第75页，共92页，编辑于2022年，星期一用双向移位寄存器用双向移位寄存器74LS194组成组成节日彩灯节日彩灯控制电路控制电路Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194+5V1CP1秒秒Q=0时时LED亮亮清清0按键按键1k 二极管二极管发光发光L

36、ED第76页，共92页，编辑于2022年，星期一2 计数器的分析计数器的分析 1 计数器的功能和分类计数器的功能和分类1.计数器的作用计数器的作用记忆输入脉冲的个数；用于定时、分频、产生记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。节拍脉冲及进行数字运算等等。2.计数器的分类计数器的分类按工作方式分：按工作方式分：同步计数器和异步计数器。同步计数器和异步计数器。按功能分：按功能分：加法计数器、减法计数器和可逆计数器。加法计数器、减法计数器和可逆计数器。按计数器的计数容量按计数器的计数容量(或称模数或称模数)来分：来分：各种不同的计数各种不同的计数器，如二进制计数器、十进制

37、计数器、二十进制计数器，如二进制计数器、十进制计数器、二十进制计数器等等。器等等。第77页，共92页，编辑于2022年，星期一二进制计数器二进制计数器二进制数二进制数:用用0和和1两个数字表示两个数字表示,加加1计数计数,逢逢2进进1 0 0 0 0+)1 0 0 0 1+)1 0 0 1 0第第0位的位的1相当于十进制的相当于十进制的1第第1位的位的1相当于十进制的相当于十进制的2第78页，共92页，编辑于2022年，星期一4位二进制数位二进制数:Q3 Q2 Q1 Q0位数位数:3 2 1 0权重权重:8 4 2 18421码码相当于十进制数相当于十进制数:8Q3+4Q2+2Q1+1Q0 例

38、例:Q3Q2Q1Q0=1010B =8 1+4 0+2 1+1 0 =10DB代表二进制数代表二进制数 (Binary)D代表十进制数代表十进制数 (Decimal)第79页，共92页，编辑于2022年，星期一4位二进制加法计数器状态转换表位二进制加法计数器状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0要求要求:每来一个每来一个CP,计数器加计数器加1CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 1

39、1 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0第80页，共92页，编辑于2022年，星期一2 异步计数器的分析异步计数器的分析异步计数器的特点：异步计数器的特点：在异步计数器内部，有的触发在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，其它触发器的输出信号作为自己的时钟脉冲，因因此各个触发器状态变换的时间先后不一，故被称此各个触发器状态变换的时间先后不一，故被称为为“异步计数器异步计数器”。Q2D2Q1D1Q0D

40、0Q2Q1Q0CP计数计数脉冲脉冲三位二进制异步加法计数器三位二进制异步加法计数器例：例：三位二进制三位二进制异步异步加法计数器。加法计数器。第81页，共92页，编辑于2022年，星期一Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲Q2Q1Q0 010 0 010101010100 010 1011 0 11 1000 0010 1结论：结论：1.各触发器间时钟不一致，各触发器间时钟不一致，所以称异步计数器；所以称异步计数器；2.Q2Q1Q0各位间为二进制关系；各位间为二进制关系；3.计数从计数从000开始到开始到111结束，然结束，然 后循环，所以称加法计数。后循环，所以称加法计数

41、。（或上叫上行计数）（或上叫上行计数）第82页，共92页，编辑于2022年，星期一思考题：思考题：试画出三位二进制异步减法计数器的试画出三位二进制异步减法计数器的电路图，并分析其工作过程。电路图，并分析其工作过程。优点优点：电路简单、可靠：电路简单、可靠缺点缺点：速度慢：速度慢异步计数器的优缺点：异步计数器的优缺点：第83页，共92页，编辑于2022年，星期一3 同步计数器的分析同步计数器的分析 在同步计数器中，各个触发器都在同步计数器中，各个触发器都受同一时钟脉冲受同一时钟脉冲 输入计数脉冲输入计数脉冲的控制，因此，它们状态的更新几的控制，因此，它们状态的更新几乎是同时的，故被称为乎是同时的

42、，故被称为“同步计同步计数器数器”。例例2.三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲CP第84页，共92页，编辑于2022年，星期一Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP分析步骤分析步骤:1.先列写控制端的逻辑表达式：先列写控制端的逻辑表达式：J2=K2=Q1 Q0J1=K1=Q0J0=K0=1Q0：来一个来一个CP，翻转一次；，翻转一次；Q1：当：当Q01时，可随时，可随CP翻转；翻转；Q2：只有当：只有当Q1Q011时，才能随时，才能随C

43、P翻转。翻转。第85页，共92页，编辑于2022年，星期一2.列写状态转换表，分析其状态转换过程。列写状态转换表，分析其状态转换过程。2 0 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 0 0 1 3 0 1 0 0 0 0 0 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0CP Q2 Q1 Q0 J2 K2 J1 K1 J01

44、 K01 Q2 Q1 Q0 Q1Q0Q1Q0Q0Q0 原状态原状态 控控 制制 端端 下状态下状态,第86页，共92页，编辑于2022年，星期一CPQ0Q1Q23.用波形图显示状态转换关系用波形图显示状态转换关系注意注意：各触发器均在：各触发器均在CP的下降沿翻转。的下降沿翻转。第87页，共92页，编辑于2022年，星期一Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲计数脉冲三位二进制同步加法计数器三位二进制同步加法计数器CP思考题：思考题：根据以上分析思路，试设计一个四位二进根据以上分析思路，试设计一个四位二进制同步加法计数器电路，并检验其正确性。制同步加法计数器电路，并检验其正

45、确性。第88页，共92页，编辑于2022年，星期一本课重点本课重点1.J-K触发器的符号及功能触发器的符号及功能J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCPQQRSJKCP维维-阻阻型型CP上升沿触发上升沿触发CP下降沿触发下降沿触发2.会分析用会分析用J-K触发器组成的加法计数器的计数状态触发器组成的加法计数器的计数状态第89页，共92页，编辑于2022年，星期一&RDSDQQ本章小结本章小结1.触发器类型触发器类型(1)基本基本R-S触发器触发器(2)时钟控制电平触发时钟控制电平触发R-S触发器触发器&RDSDQQ&RSCP第90页，共92页，编辑于2022年，星期一(3)CP电平触发电平触发D触发器触发器(4)CP上升沿触发上升沿触发维持维持 阻塞型阻塞型 D触发器触发器触发器类型触发器类型(续续)RDSDDCPQQRDSDDCPQQ第91页，共92页，编辑于2022年，星期一2.重点掌握的内容重点掌握的内容(1)基本的基本的R-S触发器电路图及真值表触发器电路图及真值表(2)维维阻型阻型D触发器、触发器、JK触发器符号触发器符号,外部功能外部功能(3)会分析用触发器构成的移位寄存会分析用触发器构成的移位寄存 器的输出端的变化状态器的输出端的变化状态第92页，共92页，编辑于2022年，星期一