存储器及其与接口精.ppt

《存储器及其与接口精.ppt》由会员分享，可在线阅读，更多相关《存储器及其与接口精.ppt（79页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、存储器及其与接口第1页，本讲稿共79页第第5章章 存储器及其与存储器及其与CPU的接口的接口5.1 半导体存储器的分类半导体存储器的分类5.2 随机读随机读/写存储器写存储器5.3 只读存储器只读存储器ROM5.4 存储器与存储器与CPU的基本技术的基本技术5.5 存储器的管理存储器的管理5.6 高速缓冲存储器高速缓冲存储器5.7 外部存储器简介外部存储器简介第2页，本讲稿共79页5.1 半导体存储器的分类半导体存储器的分类一、主要功能:存放系统工作时的信息(程序和数据)二、组成:由具有记忆功能的两态物理器件组成(电容、双稳态电路等)三、两种基本操作:读和写四、分类：1、按在微机系统中的位置分

2、类：内存：内存：存放当前运行所需要的程序和数据外存：外存：存放当前暂不运行的程序和数据以及需要永久保存的数据又又(主存主存储器储器)(内部存储器内部存储器)相对于外存，容量小，速度快，价格高在主板上(辅助存储器辅助存储器)(外部存储器外部存储器)在外部，通过I/O接口(适配器)与CPU相连，成批与CPU交换数据相对于内存，容量大，速度低，价格低第3页，本讲稿共79页2、按存储介质分磁存储器：磁存储器：磁芯、磁盘、磁带磁芯、磁盘、磁带半导体存储器：半导体存储器：光存储器：光存储器：光盘光盘1)按半导按半导体存储器体存储器制造工艺制造工艺2)按半导按半导体存储器体存储器工作方式工作方式和应用角和应

3、用角度度(1)双极型双极型TTL(2)MOS型存储器型存储器(1)RAM(Random Acess Memory)(2)ROM(Read Only Memory)第4页，本讲稿共79页5.1.1半导体存储器 半半导导体体存存储储器器从从使使用用功功能能上上来来分分，可可分分为为：读读写写存存储储器器RAMRAM（Random Random Access Access MemoryMemory）又又称称为为随随机机存存取取存存储储器器；只只读读存存储储器器ROMROM（Read Read Only Only MemoryMemory）两两类类。RAMRAM主主要要用用来来存存放放各各种种现现场场

4、的的输输入入、输输出出数数据据，中中间间计计算算结结果果，与与外外存存交交换换的的信信息息和和作作堆堆栈栈用用。它它的的存存储储单单元元的的内内容容按按需需要要既既可可以以读读出出，也也可可以以写写入入或或改改写写。而而ROMROM的的信信息息在在使使用用时时是是不不能能改改变变的的，也也即即只只能能读读出出，不不能能写写入入故故一一般般用用来来存存放放固固定定的的程程序序，如如微微型型机机的的管管理理、监监控控程程序序，汇汇编编程程序序等等，以以及存放各种常数、函数表等。及存放各种常数、函数表等。第5页，本讲稿共79页选择存储器件的考虑因素选择存储器件的考虑因素（1）易失性 （2）只读性（3

5、）位容量 （4）功耗（5）速度 （6）价格（7）可靠性第6页，本讲稿共79页一一、RAMRAM又又可可以以分分为为双双极极型型（BipolarBipolar）和和MOS MOS RAMRAM两两大类。大类。正常工作，可读可写，一般情况掉电丢失。正常工作，可读可写，一般情况掉电丢失。（一）双极型（一）双极型RAMRAM的特点的特点（1 1）存取速度高。）存取速度高。（2 2）以以晶晶体体管管的的触触发发器器（F-FFlip-FlopF-FFlip-Flop）作作为基本存储电路，故管子较多。为基本存储电路，故管子较多。（3 3）集成度较低（与）集成度较低（与MOSMOS相比）。相比）。（4 4）功

6、耗大。）功耗大。（5 5）成本高。）成本高。所所以以，双双极极型型RAMRAM主主要要用用在在速速度度要要求求较较高高的的微微型型机机中或作为中或作为cachecache。第7页，本讲稿共79页（二）（二）（二）（二）MOS RAMMOS RAM 用用用用MOSMOS器件构成的器件构成的器件构成的器件构成的RAMRAM，又可分为静态，又可分为静态，又可分为静态，又可分为静态（StaticStatic）RAMRAM（有时用（有时用（有时用（有时用SRAMSRAM表示）和动态表示）和动态表示）和动态表示）和动态（DynamicDynamic）RAMRAM（有时用（有时用（有时用（有时用DRAMDR

7、AM表示）两种。表示）两种。表示）两种。表示）两种。1 1、静态、静态、静态、静态RAMRAM的特点的特点的特点的特点 6 6管构成的触发器作为基本存储电路。管构成的触发器作为基本存储电路。管构成的触发器作为基本存储电路。管构成的触发器作为基本存储电路。集成度高于双极型，但低于动态集成度高于双极型，但低于动态集成度高于双极型，但低于动态集成度高于双极型，但低于动态RAMRAM。不需要刷新，故可省去刷新电路。不需要刷新，故可省去刷新电路。不需要刷新，故可省去刷新电路。不需要刷新，故可省去刷新电路。功耗比双极型的低，但比动态功耗比双极型的低，但比动态功耗比双极型的低，但比动态功耗比双极型的低，但比

8、动态RAMRAM高。高。高。高。易于用电池作为后备电源易于用电池作为后备电源易于用电池作为后备电源易于用电池作为后备电源(RAM(RAM的一个重大问题是当电源去的一个重大问题是当电源去的一个重大问题是当电源去的一个重大问题是当电源去掉后，掉后，掉后，掉后，RAMRAM中的信息就会丢失。为了解决这个问题，就要求当交中的信息就会丢失。为了解决这个问题，就要求当交中的信息就会丢失。为了解决这个问题，就要求当交中的信息就会丢失。为了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，流电源掉电时，能自动地转换到一个

9、用电池供电的低压后备电源，流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持以保持以保持以保持RAMRAM中的信息中的信息中的信息中的信息)。存取速度较动态存取速度较动态存取速度较动态存取速度较动态RAMRAM快。快。快。快。第8页，本讲稿共79页CELL行选择线X第9页，本讲稿共79页2 2、动态、动态、动态、动态RAMRAM的特点的特点的特点的特点DRAM(DynsmicDRAM(DynsmicRAM)RAM)基本存储电路用单管线路组基本存储电路用单管线路组基本存储电路用单管线路组基本存储电路用单管线路组成（靠电容存储电荷）。成（靠电容存储电荷）。成（靠电容存储电荷）。成（靠

10、电容存储电荷）。集成度高。集成度高。集成度高。集成度高。比静态比静态比静态比静态RAMRAM的功耗更低。的功耗更低。的功耗更低。的功耗更低。价格比静态便宜。价格比静态便宜。价格比静态便宜。价格比静态便宜。因动态存储器靠电容来存储因动态存储器靠电容来存储因动态存储器靠电容来存储因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，信息，由于总是存在着泄漏电流，信息，由于总是存在着泄漏电流，信息，由于总是存在着泄漏电流，故需要定时刷新。典型的是要求故需要定时刷新。典型的是要求故需要定时刷新。典型的是要求故需要定时刷新。典型的是要求每隔每隔每隔每隔1ms1ms刷新一遍。刷新一遍。刷新一遍。刷新一遍。

11、单管动态存储电路 第10页，本讲稿共79页3、NVRAM(Non Volatile RAM)非易失性RAM 掉电时，将SRAM信息写入E2PROM4、PSRAM(Pseudo Static RAM)伪静态RAM 片内集成了动态刷新电路5、MPRAM(Multiport RAM)多端口RAM (1)双口RAM (2)VRAM（Video RAM）视频动态读写存储器 (3)双向FIFO，高速图形图像处理 (4)MPRAM：三口、四口等6、FPRAM(Ferroelectic RAM)铁介质读写存储器第11页，本讲稿共79页二、ROM（Read Only Memory）正常工作时，只读不可写，掉电不

12、丢失1 1掩模掩模掩模掩模ROMROM早期的早期的早期的早期的ROMROM由半导体厂按由半导体厂按由半导体厂按由半导体厂按照某种固定线照某种固定线照某种固定线照某种固定线路制造的，制路制造的，制路制造的，制路制造的，制造好以后就只造好以后就只造好以后就只造好以后就只能读不能改变。能读不能改变。能读不能改变。能读不能改变。第12页，本讲稿共79页第13页，本讲稿共79页2 2可编程序的只读存储器可编程序的只读存储器可编程序的只读存储器可编程序的只读存储器PROM(Programmable ROM)PROM(Programmable ROM)为了便于用户根据自己的需要来写为了便于用户根据自己的需要

13、来写为了便于用户根据自己的需要来写为了便于用户根据自己的需要来写ROMROM，就发展了一种，就发展了一种，就发展了一种，就发展了一种PROMPROM，可由用户对它进行编程，但这种，可由用户对它进行编程，但这种，可由用户对它进行编程，但这种，可由用户对它进行编程，但这种ROMROM用户只能写一用户只能写一用户只能写一用户只能写一次。次。次。次。第14页，本讲稿共79页3 3可擦去的可编程只读存储器可擦去的可编程只读存储器EPROMEPROM（ErasablePROMErasablePROM）高压高压写入，紫外线擦除写入，紫外线擦除 4 4OTPROMOTPROM（OnetimeProgramma

14、bleROMOnetimeProgrammableROM）只不过在只不过在EPROMEPROM基础上，但没有窗口。基础上，但没有窗口。第15页，本讲稿共79页2716引脚引脚第16页，本讲稿共79页5、电可擦除可编程ROM(Electronic Erasible Programmable ROM,EEPROM)EEPROM内资料的写入要用专用的编程器，并且往芯片中写内容时必须要加一定的编程电压(1224V，随不同的芯片型号而定)。EEPROM在写入数据时，仍要利用一定的编程电压，此时，只需用厂商提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。借助于EPROM芯片的双电压特性

15、，可以使BIOS具有良好的防毒功能，在升级时，把跳线开关打至“ON”的位置，即给芯片加上相应的编程电压，就可以方便地升级；平时使用时，则把跳线开关打至“OFF”的位置，防止病毒对BIOS芯片的非法修改。第17页，本讲稿共79页1Intel 2817的基本特点Intel 2817的工作方式第18页，本讲稿共79页6、Flash Memory（闪存）：（闪存）：快擦型存储器是不用电池供电的、高速耐用的非易失性半导体快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携存储器，它以性能好、功耗低、体积小、重量轻等特点活跃于便携机存储器市场。机

16、存储器市场。快擦型存储器具有快擦型存储器具有EEPROM的特点，可在计算机内进行擦除的特点，可在计算机内进行擦除和编程，它的读取时间与和编程，它的读取时间与DRAM相似，而写时间与磁盘驱动器相当。相似，而写时间与磁盘驱动器相当。快擦型存储器有快擦型存储器有5V或或12V两种供电方式。对于便携机来讲，用两种供电方式。对于便携机来讲，用5V电电源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均源更为合适。快擦型存储器操作简便，编程、擦除、校验等工作均已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。已编成程序，可由配有快擦型存储器系统的中央处理机予以控制。快擦型存储器可替代快擦型存

17、储器可替代EEPROM，在某些应用场合还可取代，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的，尤其是对于需要配备电池后援的SRAM系统，使用快擦型系统，使用快擦型存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，存储器后可省去电池。快擦型存储器的非易失性和快速读取的特点，能满足固态盘驱动器的要求，同时，可替代便携机中的能满足固态盘驱动器的要求，同时，可替代便携机中的ROM，以便，以便随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印随时写入最新版本的操作系统。快擦型存储器还可应用于激光打印机、条形码阅读器、各种仪器设备以及计算机的外部设备中。机、条形码阅读器、

18、各种仪器设备以及计算机的外部设备中。第19页，本讲稿共79页半导体半导体存储器存储器只读存储器只读存储器（ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM）非易失非易失RAM（NVRAM）PSRAMMPRAMFPRAM掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM）紫外线擦除可编程紫外线擦除可编程ROM（EPROM）OTPROM电擦除可编程电擦除可编程ROM（EEPROM）FLASH ROM第20页，本讲稿共79页5.1.2 半导体存储器的特点1、存储容量2、速度:分存取时间TA和存取周期TAC3、功耗:分维持功耗和操作功耗4、可靠性

19、:平均无故障时间MTBF5、性价比第21页，本讲稿共79页(1)用字数用字数 位数表示，以位为单位。常用来表示存储芯片的位数表示，以位为单位。常用来表示存储芯片的容量，如容量，如1K 4位，表示该芯片有位，表示该芯片有1K个单元个单元(1K=1024)，每，每个存储单元的长度为个存储单元的长度为4位。位。(2)用字节数表示容量，以字节为单位，如用字节数表示容量，以字节为单位，如128B，表示该，表示该芯片有芯片有 128个单元，每个存储单元的长度为个单元，每个存储单元的长度为8位。现代计位。现代计算机存储容量很大，常用算机存储容量很大，常用KB、MB、GB和和TB为单位表示为单位表示存储容量的

20、大小。其中，存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024GB。显然，存储容量越大，所能存储的信息越多，计算。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强机系统的功能便越强。1 1存储容量存储容量返回上一张第22页，本讲稿共79页 2存取时间存取时间 存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从例如，读出时间是指从CPU向存储器发出有效地址和读命令开始，向存储器发出有效地址和读命令开始，直到将被选单元的内

21、容读出为止所用的时间。显然，存取时间越直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。小，存取速度越快。3存储周期存储周期 连续启动两次独立的存储器操作连续启动两次独立的存储器操作(如连续两次读操作如连续两次读操作)所需所需要的最短间隔时间称为存储周期。它是衡量主存储器工作要的最短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。速度的重要指标。一般情况下，存储周期略大于存取时间。4功耗功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。功耗反映了存储器耗电的多少，同时也反映了其发热的程度。返回上一张第23页，本讲稿

22、共79页5可靠性可靠性 可靠性一般指存储器对外界电磁场及温度等变化的抗干可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障间隔时间扰能力。存储器的可靠性用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。来衡量。MTBF可以理解为两次故障之间的平均时间间隔。可以理解为两次故障之间的平均时间间隔。MTBF越长，越长，可靠性越高，存储器正常工作能力越强。可靠性越高，存储器正常工作能力越强。6集成度集成度集成度指在一块存储芯片内能集成多少集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信个基本存储电路

23、，每个基本存储电路存放一位二进制信息，所以集成度常用位息，所以集成度常用位/片来表示。片来表示。返回上一张第24页，本讲稿共79页7性能性能/价格比价格比 性能性能/价格比价格比(简称性价比简称性价比)是衡量存储器经济性能是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。本身和外围电路的总价格。第25页，本讲稿共79页CELL行选择线X5.2 RAM5.2.1 SRAM一、SRAM的内部结构第26页，本讲稿共79页CELLCE

24、LLCELLCELLCELLCELL行地址译码CELLCELLCELLX0X1X15Y0Y1Y15行地址译码A3A2A1A0A7A6A5A4D0D1D7第27页，本讲稿共79页二、SRAM的结构及组成1、单译码结构2、双译码结构3、作用4、优点：不用刷新，速度快 缺点：功耗大，集成度低 第28页，本讲稿共79页三、SRAM芯片实例常用典型的SRAM芯片有6116、6264、62256等61166264第29页，本讲稿共79页半导体存储器半导体存储器存储矩阵存储矩阵地地址址总总线线I/O缓缓冲冲器器数数据据总总线线读写控制读写控制/动态刷新电路动态刷新电路RAS#DRAM芯片的结构芯片的结构地地

25、址址锁锁存存器器CAS#WE#5.2.2 动态读写存储器DRAM第30页，本讲稿共79页半导体存储器半导体存储器FDRAM的特点的特点所用管子少，芯片位密度高所用管子少，芯片位密度高功耗小功耗小需要刷新需要刷新存取速度慢存取速度慢DRAM主要用来做内存主要用来做内存FDRAM的种类的种类FPM DRAM存取时间存取时间80100nsEDO DRAM存取时间存取时间5070ns SDRAM存取时间存取时间610ns第31页，本讲稿共79页SIMMSingle Inline Memory Module单列直插式内存模块单列直插式内存模块72线：线：32位数据、位数据、12位行列公用地址、位行列公用

26、地址、RAS#、CAS#等等在在Pentium微型机中必须成对使用微型机中必须成对使用FPM/EDO半导体存储器半导体存储器FDRAM内存条内存条的种类的种类DIMMDual Inline Memory Module双列直插式内存模块双列直插式内存模块168线：线：64位数据、位数据、14位行列公用地址、位行列公用地址、RAS#、CAS#等等可单数使用可单数使用FPM/EDO/SDRAMFDRAM内存条内存条的种类的种类第32页，本讲稿共79页5.4 CPU与存储器的连接5.4.1 CPU与存储器的连接时应注意的问题5.4.2 存储器片选信号的产生方式和译码电路5.4.3 CPU（8088系列

27、）与存储器的连接 返回本章首页返回本章首页第33页，本讲稿共79页译码器存储器CPU及其配置芯片DBDBABABABABCBCB第34页，本讲稿共79页5.4.1 CPU5.4.1 CPU与存储器的连接时应注意的问题1CPU总线的带负载能力 8086和8088本身可带5个14LS或74HC(CMOS)系统较大时用AB、CB采用单向缓冲 DB采用双向缓冲2CPU的时序与存储器的存取速度之间的配合 CPU发出命令后，存储器必须在规定的时间内译码完成读写操作。3、存储器的组织、地址分配与片选问题返回本节返回本节第35页，本讲稿共79页5.4.2 存储器片选信号的产生方式和译码电路 1片选信号的产生方

28、式（1）线选方式（线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）第36页，本讲稿共79页AD0AD0AD15AD15CLKCLKRESETREADYCLKCLKRESETREADY8284RESETREADYX1X2GNDVCCA16/S3A16/S3A19/S6A19/S6ALEBHE8282*3STBDI0 DI7T OE DENDT/RM/IO WRINTA RDHOLDINTRHLDA8286*2ABABDBDBNMI第37页，本讲稿共79页一、存储器基本模型译码器存储器DBDBABABA0AnD0D7 A0AnD0D7 An+1AxABABCP

29、U及其配置芯片CBCB 在微型系统中，在微型系统中，在微型系统中，在微型系统中，CPUCPU对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读线给出地址信号，选择要进行读线给出地址信号，选择要进行读线给出地址信号，选择要进行读/写操作的存储单元，然后通过写操作的存储单元，然后通过写操作的存储单元，然后通过写操作的存储单元，然后通过控制总线发出相应的读控制总线发出相应的读控制总线发出相应的读控制总线发出相应的读/写控制信号，最后才能在数据总线上进写控制信号，最后才能在数据总线

30、上进写控制信号，最后才能在数据总线上进写控制信号，最后才能在数据总线上进行数据交换。行数据交换。行数据交换。行数据交换。存储器芯片与存储器芯片与存储器芯片与存储器芯片与CPUCPU之间的连接，实质上就是其与系统总线的连之间的连接，实质上就是其与系统总线的连之间的连接，实质上就是其与系统总线的连之间的连接，实质上就是其与系统总线的连接，包括接，包括接，包括接，包括(1)(1)地址线的连接；地址线的连接；地址线的连接；地址线的连接；(2)(2)数据线的连接；数据线的连接；数据线的连接；数据线的连接；(3)(3)控制线的连接。控制线的连接。控制线的连接。控制线的连接。第38页，本讲稿共79页地址线的

31、位数：地址线的位数决定了存储器芯片内可寻址的单元数地址线的位数：地址线的位数决定了存储器芯片内可寻址的单元数目，如目，如Intel6264(8K8)有有13条地址线，则可寻址的单元数为条地址线，则可寻址的单元数为8K个个.数据线的根数：决定一次输入输出的数据的宽度，如数据线的根数：决定一次输入输出的数据的宽度，如Intel6264(8K8)有有8条数据线，则每次可操作数据为条数据线，则每次可操作数据为8位位综上，综上，6264总的容量为总的容量为8KB=8K8bit=64Kbit控制线：控制线：RAM芯片的控制引脚信号一般有：芯片选择信号、读芯片的控制引脚信号一般有：芯片选择信号、读/写写控制

32、信号，对动态控制信号，对动态RAM（DRAM）还有行、列地址选通信号。）还有行、列地址选通信号。译码器存储器DBDBABABA0AnD0D7 A0AnD0D7 An+1AxABABCPU及其配置芯片CBCB第39页，本讲稿共79页二、存储器片选端处理二、存储器片选端处理1、地址线的运用、地址线的运用译码器存储器DBDBABABA0AnD0D7 A0AnD0D7 An+1AxABABCPU及其配置芯片（1）线选法）线选法（2）局部译码选择方）局部译码选择方式（部分地址译码法）式（部分地址译码法）（3）全局译码选择方）全局译码选择方式（全地址译码法）式（全地址译码法）2、译码器的选择、译码器的选择

33、（1）组合逻辑电路）组合逻辑电路（2）集成电路译码）集成电路译码（3）FPGA等等（4）开关式可选择译）开关式可选择译码电路码电路第40页，本讲稿共79页1、地址线的运用（1）线选方式（线选法）（2）局部译码选择方式（部分地址译码法）（3）全局译码选择方式（全地址译码法）2、译码器的选择（1）组合逻辑电路（2）集成电路译码（3）FPGA（4）开关式可选择译码电路开关式可选择译码电路第41页，本讲稿共79页D0D78086及其配置芯片DBDBABABD0D7D0D7A13A0A126264A0A12O1、线选法地址范围为00000H01FFFHA19 A18 A17 A16 A15 A14 A1

34、3 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000001111111111111或0FC000H0FDFFFH.第42页，本讲稿共79页“1”“1”“1”“0”01234567YYYYYYYY74LS138 D0D78086及其配置芯片DBDBABABD0D7D0D7A15A0A126264A0A13A14A13A17A162、部分地址译码法0001A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000000010111

35、1111111111地址范围为02000H03FFFH也可为0C2000H0C3FFFH.第43页，本讲稿共79页“1”“1”“1”“0”01234567YYYYYYYY74LS138 D0D78086及其配置芯片DBDBABABD0D7D0D7A15A0A126264A0A12A14A13A16A17A18A19OO3、全地址译码法地址范围为02000H03FFFH000000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.1000000000000000000011111111111111第44页，

36、本讲稿共79页三、存储器容量的扩展三、存储器容量的扩展1、位扩展、位扩展(加大字长加大字长)例例 用用8个个16K1bit芯片组成芯片组成16K8bit的存储器。的存储器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D7第45页，本讲稿共79页CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3A14A15123D0 D3D0 D3D0 D3D0 D32、字扩展扩充字节容量、字扩展扩充字节容量第46页，本讲稿共79页5.4.3 CPU（8088系列）与存储器的连接 例例例例5-2(P2795-2(P279页页页

37、页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256K,分别选用27256和62256。1、ROM器件及空间选取2、RAM器件及空间选取3、地址译码方案及各器件地址分配4、依照方案绘制电路图第47页，本讲稿共79页例例例例5-2(P3615-2(P361页页页页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。1、ROM器件及空间选取CPU上电复位总是从固定地址执行，并且不能变。1)8088的CS：IP复位后为FFFFH：0000H即FFFF0H，故放于高位。转向系统程序或监控程序。不同CPU不同

38、,用ROM。2)27256为32K8bit，故需要，故需要32KB8个个=256KB。地址空间为C0000HFFFFFH110000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000011111111111111111111第48页，本讲稿共79页例例例例5-2(P3615-2(P361页页页页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和62256。2、RAM器件及空间选取CPU上电复位总是从固定地址执行，并且不能变。

39、1)CPU对RAM的要求。由于8088的中断向量表在低地址即00000H003FFH。2)62256为32K8bit，故需要，故需要32KB8个个=256KB。地址空间为00000H3FFFFH000000A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.0000000000000000111111111111111111第49页，本讲稿共79页例例例例5-2(P3615-2(P361页页页页)设计一个基于8088CPU的微机系统，其存储系统ROM和RAM容量分别为256KB,分别选用27256和6225

40、6。3、地址译码方案及各器件地址分配由于用8个27256和8个62256，可以用一个74LS154，但低位和高位的固定，故不可选取。地址空间为00000H3FFFFH和C0000HFFFFFH可以用权地址译码区分，用一个74LS139即可。(分成4个页)而内部的8个芯片可分别采用138进行字扩展。(8个子页)页号页号139输入连输入连A19 A18 139输出输出地址范围地址范围00000000H3FFFFH10140000H7FFFFH21080000HC0FFFH311C0000HFFFFFH第50页，本讲稿共79页子子页页号号138输输入连入连A17 A16A15138输出输出ROM地址

41、范围地址范围0000C0000HC7FFFH1001C8000HCFFFFH2010D0000HD7FFFH3011D8000HDFFFFH4100E0000HE7FFFH5101E8000HEFFFFH6110F0000HF7FFFH7111F8000HFFFFFH子子页页号号138输输入连入连A17 A16A15138输出输出RAM地址范围地址范围000000000H07FFFH100108000H0FFFFH201010000H17FFFH301118000H1FFFFH410020000H27FFFH510128000H2FFFFH611030000H37FFFH711138000H3

42、FFFFH？0A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0.00000000000000？111111111111111第51页，本讲稿共79页CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A14A0CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEO

43、ED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEWEOED0D7 A0A14CEOED0D7 A14A0“1”“1”“1”“0”01234567YYYYYYYY0123YYYY“1”“1”“1”“0”01234567YYYYYYYY+5V D0D7A14A0A19A18A17A16A15第52页，本讲稿共79页第53页，本讲稿共79页*补充：8086的16位存储器接口数据总线为16位，但存储器按字节进行编址用两个8位的存储体(BANK)构成16位D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何产生？如何连接？

44、如何连接？第54页，本讲稿共79页*8086的16位存储器接口读写数据有以下几种情况：读写从偶数地址开始的16位的数据读写从奇数地址开始的16位的数据读写从偶数地址开始的8位的数据读写从奇地址开始的8位的数据8086读写16位数据的特点：读16位数据时会读两次，每次8位。读高字节时BHE=0，A0=1；读低字节时BHE=1，A0=0每次只使用数据线的一半：D15-D8 或 D7-D0写16位数据时一次写入。BHE和A0同时为0同时使用全部数据线D15D0第55页，本讲稿共79页*8086的16位存储器接口两种译码方法独立的存储体译码器独立的存储体译码器每个存储体用一个译码器；缺点：电路复杂，使

45、用器件多。独立的存储体写选通独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号但无需为每个存储体产生独立的读信号，因为8086每次仅读1字节。对于字，8086会连续读2次。电路简单，节省器件。第56页，本讲稿共79页1）独立的存储体译码器）独立的存储体译码器D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0V

46、ccVcc注注意意这这些些信信号号线线的的连连接接方方法法MEMW#信号同时有效，但只有一个存储体被选中信号同时有效，但只有一个存储体被选中读16位数据时每个体被选中几次？第57页，本讲稿共79页2）独立的存储体写选通）独立的存储体写选通D15-D9D8-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号读16位数据时每个体

47、被选中几次？第58页，本讲稿共79页5.5 IBM-PC/XT中的存储器，扩展存储器及其管理 5.5.1 存储空间的分配5.5.2 ROM子系统5.5.3 RAM子系统 4.5.4 寻址范围5.5.4 寻址范围5.5.5 存储器的管理5.5.6 高速缓存器Cache返回本章首页返回本章首页第59页，本讲稿共79页5.5.1 存储空间的分配图4-22 IBM PC/XT存储空间的分配返回本节返回本节第60页，本讲稿共79页5.5.2 ROM子系统其功能为：DOS 引导程序；硬件中断管理程序；系统配置分析程序；系统冷启动，热启动和自测试；字符图形发生器；第61页，本讲稿共79页5.5.4 寻址范围

48、表表4-6 不同不同CPU的寻址范围的寻址范围返回本节返回本节第62页，本讲稿共79页5.5.5 存储器的管理1实地址方式 实地址方式是8028680486最基本的工作方式，寻址范围只能在1MB范围内，故不能管理和使用扩展存储器。它在复位时，启动地址为FFFF0H，在此安装一个跳转指令，进入上电自检和自举程序。第63页，本讲稿共79页2虚地址保护方式（1）存储器管理机制：80386先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址（2）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。第6

49、4页，本讲稿共79页（3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。（4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。第65页，本讲稿共79页3虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286程序；以虚拟8086方式执行第三个任务的8086程序。返回本

50、节返回本节第66页，本讲稿共79页微型机的存储系统微型机的存储系统Cache存储系统存储系统解决速度问题解决速度问题虚拟存储系统虚拟存储系统解决容量问题解决容量问题高速缓冲存储器高速缓冲存储器主存储器主存储器主存储器主存储器磁盘存储器磁盘存储器第67页，本讲稿共79页5.4 5.4 高速缓存（高速缓存（Cache)Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构第68页，本讲稿共79页1）为什么需要高速缓存？）为什么需要高速缓存？CPU工作速度与内存工作速度不匹配工作速度与内存工作速度不匹配例如，800MHz的PIII CPU的一条指令执行时间约为1.25