第2章 集成电路中的晶体管及其寄生效应PPT讲稿.ppt

《第2章 集成电路中的晶体管及其寄生效应PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第2章 集成电路中的晶体管及其寄生效应PPT讲稿.ppt（30页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第2章 集成电路中的晶体管及其寄生效应第1页，共30页，编辑于2022年，星期一2.1 2.1 理想本征集成双极晶体管的埃伯斯莫尔理想本征集成双极晶体管的埃伯斯莫尔(EM)(EM)模型模型I IE EI IB B+I+Ic c+I+Is s 集成电路中的元器件都做在同一衬底上，因此，其结集成电路中的元器件都做在同一衬底上，因此，其结构与分立器件有很大的不同。构与分立器件有很大的不同。所谓所谓理想本征晶体管理想本征晶体管，是指在对其进行分析时，不考，是指在对其进行分析时，不考虑寄生效应。虑寄生效应。实际集成电路中的双极晶体实际集成电路中的双极晶体管为管为四层三结结构四层三结结构，它的各，它的各个

2、电极均从上面引出，而且个电极均从上面引出，而且各结的面积不同，所以有一各结的面积不同，所以有一系列的多维效应。但在近似系列的多维效应。但在近似分析双极晶体管的直流特性分析双极晶体管的直流特性时，可以简化为一维结构，时，可以简化为一维结构，如图如图2.1(a)2.1(a)中虚线部分所示。中虚线部分所示。第2页，共30页，编辑于2022年，星期一 当当NPNNPN管工作于饱和区或反向工作区时，其管工作于饱和区或反向工作区时，其BCBC结都处于正向偏置，结都处于正向偏置，此时寄生此时寄生PNPPNP管的发射结处于正向偏置，因而管的发射结处于正向偏置，因而PNPPNP管处于正向工作状管处于正向工作状态

3、，于是有电流流过态，于是有电流流过C-SC-S结，这将严重影响集成电路的正常工作。结，这将严重影响集成电路的正常工作。PNP PNP管为寄生晶体管，这点管为寄生晶体管，这点与分立晶体管有很大的差别，与分立晶体管有很大的差别，但此寄生但此寄生PNPPNP管并不是在所有管并不是在所有的情况下都起作用的。的情况下都起作用的。在实际的集成电路中，衬底始终接最负电位，以保证各隔离岛之在实际的集成电路中，衬底始终接最负电位，以保证各隔离岛之间的电绝缘，所以寄生间的电绝缘，所以寄生PNPPNP管的集电结总是反偏的，而发射结管的集电结总是反偏的，而发射结(即即NPNNPN管的集电结管的集电结)的偏置状态可能正

4、偏，也可能反偏。的偏置状态可能正偏，也可能反偏。第3页，共30页，编辑于2022年，星期一 在数字集成电路中，NPN管经常可能处于饱和或反向工作状态，此时有VBE-PNPVBC-NPN 0，寄生PNP管处于正向工作区。故对数字集成电路来说，减小寄生PNP管的影响就显得特别重要。在模拟集成电路中，NPN晶体管一般处于截止区或正向工作区，所以寄生PNP管的发射结是反偏状态，VBC-NPNVBE-PNP0，因而寄生PNP管截止。第4页，共30页，编辑于2022年，星期一第5页，共30页，编辑于2022年，星期一2.2 2.2 集成双极晶体管的有源寄生效应集成双极晶体管的有源寄生效应第6页，共30页，

5、编辑于2022年，星期一第7页，共30页，编辑于2022年，星期一第8页，共30页，编辑于2022年，星期一第9页，共30页，编辑于2022年，星期一2.3 2.3 集成双极晶体管的无源寄生效应集成双极晶体管的无源寄生效应 前面介绍的四层三结的晶体管前面介绍的四层三结的晶体管EMEM模型中，只是描述了器件的主要过程及模型中，只是描述了器件的主要过程及有源寄生效应，称为有源寄生效应，称为EMEM1 1模型模型。实际上集成晶体管中还存在电荷存储效应。实际上集成晶体管中还存在电荷存储效应C Cj j、C CD D和从晶体管有效基区到晶体管各引出端间的欧姆体电阻。它们会对晶和从晶体管有效基区到晶体管各

6、引出端间的欧姆体电阻。它们会对晶体管的工作产生影响，称为体管的工作产生影响，称为无源寄生效应无源寄生效应，如下图所示。，如下图所示。因为衬底结始终反偏，在采取各种措施后，可使因为衬底结始终反偏，在采取各种措施后，可使SFSF0.0l0.0l，此时寄生，此时寄生PNPPNP管的影响退化成一个势垒电容管的影响退化成一个势垒电容C Cjsjs，所，所以集成以集成NPNNPN管的等效电路如图管的等效电路如图2.42.4，称为，称为EMEM2 2模型。模型。第10页，共30页，编辑于2022年，星期一一、集成一、集成NPNNPN晶体管中的寄晶体管中的寄生电阻生电阻发射极串联电阻发射极串联电阻r rESE

7、S集电极串联电阻集电极串联电阻r rCSCS基极串联电阻基极串联电阻r rB B二、集成二、集成NPNNPN晶体管中的寄生电容晶体管中的寄生电容PN PN 结势垒电容结势垒电容C Cj j扩散电容扩散电容C CD D第11页，共30页，编辑于2022年，星期一2.4 2.4 集成电路中的集成电路中的PNPPNP管管 双极集成电路中的基本器件是双极集成电路中的基本器件是NPNNPN管，但在模拟电路中也管，但在模拟电路中也往往需要往往需要PNPPNP管管，如运算放大器的输入级、输出级的有源负，如运算放大器的输入级、输出级的有源负载等都经常使用载等都经常使用PNPPNP管。管。因为集成电路的工艺主要

8、是针对大量应用的因为集成电路的工艺主要是针对大量应用的NPNNPN晶体管晶体管设计的，因此在一般情况下，设计的，因此在一般情况下，PNPPNP管都是在与管都是在与NPNNPN管制造管制造工艺兼容的情况下制造的，这样制得的工艺兼容的情况下制造的，这样制得的PNPPNP管必然管必然小、小、f fT T低。虽然低。虽然PNPPNP管的单管性能不如管的单管性能不如NPNNPN管，但在集成电路中由管，但在集成电路中由于使用了于使用了PNPPNP管，而使电路的性能得到了很大的改善；而且横管，而使电路的性能得到了很大的改善；而且横向向PNPPNP管的问世，也促使了管的问世，也促使了I I2 2L L电路的实

9、现。电路的实现。在集成电路中常用的在集成电路中常用的PNPPNP管主要有两大类：管主要有两大类：横向横向PNPPNP管和衬底管和衬底PNPPNP管管。第12页，共30页，编辑于2022年，星期一一、横向一、横向PNPPNP管管1 1、横向、横向PNPPNP管的结构、特性及其寄生管的结构、特性及其寄生PNPPNP管管第13页，共30页，编辑于2022年，星期一2 2、多集电极横向、多集电极横向PNPPNP管管3 3、大电流增益的复合、大电流增益的复合PNPPNP管管第14页，共30页，编辑于2022年，星期一二、衬底二、衬底PNPPNP管管三、自由集电极纵向三、自由集电极纵向PNPPNP管管第1

10、5页，共30页，编辑于2022年，星期一2.5 2.5 集成二极管集成二极管 在集成电路中的二极管，多数是通过对集成晶体管的不在集成电路中的二极管，多数是通过对集成晶体管的不同接法而形成的，所以不增加新的工序，且可灵活地采用同接法而形成的，所以不增加新的工序，且可灵活地采用不同的接法得到电参数不同的二极管，以满足集成电路的不同的接法得到电参数不同的二极管，以满足集成电路的不同要求。在集成电路中也可以利用单独的一个硼扩散结不同要求。在集成电路中也可以利用单独的一个硼扩散结形成的二极管。形成的二极管。一、一般集成二极管一、一般集成二极管 各种集成二极管的特性比较如表各种集成二极管的特性比较如表2

11、22 2所示。二极管接所示。二极管接法的选择由电路对正向压降、动态电阻法的选择由电路对正向压降、动态电阻r rd d、电容、存储时、电容、存储时间间t tS S和击穿电压的不同要求来决定，因为只要工艺掌握得好，和击穿电压的不同要求来决定，因为只要工艺掌握得好，六种形式二极管的漏电流相差不多。六种形式二极管的漏电流相差不多。第16页，共30页，编辑于2022年，星期一最常用的有两种：最常用的有两种：BCBC短接二极管，因为没有寄生短接二极管，因为没有寄生PNPPNP效应，且存储时间最效应，且存储时间最短，正向压降低，故一般短，正向压降低，故一般DTLDTL电路的输入端的门二极管都采用这种接法；电

12、路的输入端的门二极管都采用这种接法；单独单独BCBC结二极管，因为它不需要发射结，所以面积可以做得很小，正向压结二极管，因为它不需要发射结，所以面积可以做得很小，正向压降也低，且击穿电压高。降也低，且击穿电压高。第17页，共30页，编辑于2022年，星期一二、集成齐纳二极管和次表面齐纳管二、集成齐纳二极管和次表面齐纳管1 1、集成齐纳二极管、集成齐纳二极管 集成电路中的齐纳二极管一般是反向工作的集成电路中的齐纳二极管一般是反向工作的BCBC短接二极管，因此与制作短接二极管，因此与制作一般一般NPNNPN管的工艺兼容。利用一般工艺可获得的管的工艺兼容。利用一般工艺可获得的V VZ ZBVBVEB

13、OEBO约为约为6 69V9V。2 2、次表面齐纳管、次表面齐纳管 一般的齐纳管由于击穿发生在表面，因而输出噪声电压较大，一般的齐纳管由于击穿发生在表面，因而输出噪声电压较大，次表面齐纳管是设法把击穿由表面引入体内。可以用扩散法和离次表面齐纳管是设法把击穿由表面引入体内。可以用扩散法和离子注入法来形成次表面齐纳管。子注入法来形成次表面齐纳管。扩散法是在扩散法是在N N+发射区内加一道深发射区内加一道深P P+扩散，使击穿发生在扩散，使击穿发生在N N+与与P P+的接的接触圈上触圈上(称次表面称次表面)。第18页，共30页，编辑于2022年，星期一 离子注入法掺杂可以精确控制掺杂的浓度和深度，

14、利用离子注入法掺杂可以精确控制掺杂的浓度和深度，利用离子注入法来制造次表面齐纳管，可望得到较精确的离子注入法来制造次表面齐纳管，可望得到较精确的VzVz值。值。离子注入次表面齐纳管的结构如图离子注入次表面齐纳管的结构如图2.2l2.2l所示，它是在所示，它是在P P型基型基区扩散和区扩散和N+N+发射区扩散后，增加一次硼离子注入而成。发射区扩散后，增加一次硼离子注入而成。第19页，共30页，编辑于2022年，星期一2.6 2.6 肖特基势垒二极管肖特基势垒二极管(SBD)(SBD)和肖特基箝位晶体管和肖特基箝位晶体管(SCT)(SCT)一、一、肖特基势垒二极管肖特基势垒二极管 由半导体物理的知

15、识可知，铝和由半导体物理的知识可知，铝和N N型硅接触形成的肖特型硅接触形成的肖特基势垒具有类似于基势垒具有类似于PNPN结的整流特性，其结的整流特性，其V VI I关系为关系为第20页，共30页，编辑于2022年，星期一 在小注入时，在小注入时，SBDSBD是多子导电器件，所以没有是多子导电器件，所以没有PNPN结中的结中的少子存储问题，从而使得当外加电压改变时，其响应速少子存储问题，从而使得当外加电压改变时，其响应速度快。度快。第21页，共30页，编辑于2022年，星期一二、二、肖特基箝位晶体管肖特基箝位晶体管 在在TTLTTL电路中，开关管对电路中，开关管对I IB B的要求是矛盾的。在

16、导通时，要求导通快，所的要求是矛盾的。在导通时，要求导通快，所以要求以要求I IB B大，因此基区存储电荷增大；而在由导通变为截止时，要求存储大，因此基区存储电荷增大；而在由导通变为截止时，要求存储电荷少，以加快速度。若用电荷少，以加快速度。若用SCTSCT代替一般的代替一般的NPNNPN管可以较好地解决此矛盾。管可以较好地解决此矛盾。SCT SCT的典型结构如图的典型结构如图2.232.23所示，所示，N N型外延层作型外延层作SBDSBD的的阴极，电路互连用的铝膜阴极，电路互连用的铝膜作为作为SBDSBD的阳极，所以其制的阳极，所以其制作工艺完全和作工艺完全和TTLTTL工艺兼容。工艺兼容

17、。1 1、SCTSCT的结构和特点的结构和特点 SBDSBD可以使晶体管可以使晶体管V VBCBC箝位在箝位在SBDSBD的导通电压上，避免了晶体管进入深饱的导通电压上，避免了晶体管进入深饱和状态，使存储电荷下降，电路速度加快。和状态，使存储电荷下降，电路速度加快。第22页，共30页，编辑于2022年，星期一2 2、SCTSCT的等效电路及工作特点的等效电路及工作特点第23页，共30页，编辑于2022年，星期一2.7 MOS2.7 MOS集成电路中的有源寄生效应集成电路中的有源寄生效应一、场区寄生一、场区寄生MOSFETMOSFET 在在MOSMOS集成电路中，当一条铝线跨接两个相邻的扩散区时

18、集成电路中，当一条铝线跨接两个相邻的扩散区时(见图见图(a)(a)，就形成了一个以，就形成了一个以A A、B B为源、漏，以为源、漏，以C C为栅的场为栅的场区寄生区寄生MOSFETMOSFET。由于扩散区。由于扩散区A A、B B和铝线和铝线C C上的电压是相互独上的电压是相互独立变化的，当铝线立变化的，当铝线C C上的电压使铝线下的衬底反型形成沟道上的电压使铝线下的衬底反型形成沟道时，就会导致时，就会导致 A A、B B间有电流流通，而使电路失效或参数间有电流流通，而使电路失效或参数变坏。为了防止场区寄生变坏。为了防止场区寄生MOSFETMOSFET的导通，必须提高其开启的导通，必须提高其

19、开启电压电压(称场开启电压称场开启电压)。以多晶硅为栅的另一种场区寄以多晶硅为栅的另一种场区寄生生MOSFETMOSFET，如图，如图(b)(b)所示。由于所示。由于铝线下的场氧化层要比多晶硅下铝线下的场氧化层要比多晶硅下的场氧化层厚所以以多晶硅为栅的场氧化层厚所以以多晶硅为栅的场区寄生的场区寄生MOSFETMOSFET更不能忽视。更不能忽视。第24页，共30页，编辑于2022年，星期一 在在MOSMOS集成电路中有两类寄生双极型集成电路中有两类寄生双极型晶体管，一类是以正常的晶体管，一类是以正常的MOSFETMOSFET的源、的源、漏和衬底为漏和衬底为E E、C C、B B的寄生三极管，如的

20、寄生三极管，如图图(a)(a)；另一类则是由场区；另一类则是由场区MOSFETMOSFET的源的源、漏和衬底形成的寄生三极管，如图、漏和衬底形成的寄生三极管，如图(b)(b)。二、寄生双极型晶体管二、寄生双极型晶体管 无论哪类寄生三极管，只要有效基区宽度足够窄，且又无论哪类寄生三极管，只要有效基区宽度足够窄，且又有一个有一个PNPN结正偏，此时，即使相应的结正偏，此时，即使相应的MOSFETMOSFET未导通，也可未导通，也可能由于寄生三极管的导通或衬底注入而产生寄生电流，导能由于寄生三极管的导通或衬底注入而产生寄生电流，导致电路性能的衰退或电路失效。致电路性能的衰退或电路失效。在图在图2.2

21、7(a)2.27(a)中，若中，若N+N+源极电压比源极电压比P P型衬底还要低，就型衬底还要低，就会有电子注入到衬底，当有效基区会有电子注入到衬底，当有效基区(即即MOSFETMOSFET的有效沟道的有效沟道长度长度)足够窄，且漏端的电压高于衬底时，这些电子就被足够窄，且漏端的电压高于衬底时，这些电子就被N+N+漏区收集，于是寄生漏区收集，于是寄生NPNNPN管导通。管导通。第25页，共30页，编辑于2022年，星期一三、寄生三、寄生PNPNPNPN效应效应 从图从图2.292.29可以看到，在可以看到，在P P阱阱CMOSCMOS电路中，以电路中，以N N型衬底为基区，型衬底为基区，P P

22、源区源区或漏区为发射区，或漏区为发射区，P P阱为集电区形成一个阱为集电区形成一个PNPPNP寄生三极管；而以寄生三极管；而以P P阱为基区，阱为基区，N N源区或漏区为发射区，源区或漏区为发射区，N N型衬底为集电区又形成另一个寄生型衬底为集电区又形成另一个寄生NPNNPN三极管。图中的三极管。图中的RsRs、RwRw为衬底和阱的电阻。因此为衬底和阱的电阻。因此CMOSCMOS电路不可避免电路不可避免地构成了地构成了PNPNPNPN可控硅可控硅(SCR)(SCR)结构结构。当当CMOSCMOS集成电路接通电源后，在一定的外界因素的触发下，会出现如图集成电路接通电源后，在一定的外界因素的触发下

23、，会出现如图2.302.30所示的负阻电流特性，它和所示的负阻电流特性，它和PNPNPNPN器件的闸流特性很相似。这种现象被称器件的闸流特性很相似。这种现象被称为为PNPNPNPN效应或效应或 “闸流效应闸流效应”或或“自锁效应自锁效应”或或“闩锁效应闩锁效应”，它不仅，它不仅会造成电路功能混乱，而且往往会引起电路损坏。会造成电路功能混乱，而且往往会引起电路损坏。第26页，共30页，编辑于2022年，星期一2.8 2.8 集成电路中的集成电路中的MOSMOS晶体管模型晶体管模型 集成电路中的集成电路中的MOSMOS晶体管与分立器件晶体管与分立器件MOSMOS晶体管在结构上晶体管在结构上大体相同

24、大体相同(但但CMOSCMOS集成电路中的某一种做在阱中的集成电路中的某一种做在阱中的MOSMOS晶体晶体管的结构与分立器件管的结构与分立器件MOSMOS晶件管不同晶件管不同)，只是在分立器件，只是在分立器件MOSMOS晶体管中，一般把源端与地晶体管中，一般把源端与地(对于对于NMOSNMOS管管)或或V VDDDD(对于对于PMOSPMOS管管)相连，所以不存在衬偏效应，源端和漏端也不能互换；相连，所以不存在衬偏效应，源端和漏端也不能互换；另外，另外，CMOSCMOS集成电路中做在阱中的集成电路中做在阱中的MOSMOS晶体管由于比一般晶体管由于比一般MOSMOS管管(指阱外指阱外MOSMOS

25、管管)多了一层，因而寄生效应增加，但在多了一层，因而寄生效应增加，但在MOSMOS管的特性管的特性分析上仍可用一般分析上仍可用一般MOSMOS管的模型。管的模型。为了正确进行为了正确进行MOSMOS集成电路的设计，需要了解集成电路的设计，需要了解MOSMOS晶体晶体管的模型。因为管的模型。因为MOSMOS晶体管的模型及所取模型参数的精度，晶体管的模型及所取模型参数的精度，将直接影响对将直接影响对MOSMOS电路分析和设计的正确性。在通用的电电路分析和设计的正确性。在通用的电路模拟程序路模拟程序SPICEIISPICEII中主要有以下中主要有以下三级三级MOSMOS晶体管模型晶体管模型。第27页，共30页，编辑于2022年，星期一一、一、MOS1MOS1模型模型 MOSlMOSl是平方律模型，它是是平方律模型，它是MOSMOS晶体管的一级模晶体管的一级模型，适用于精度要求不很高和沟道长度较长的型，适用于精度要求不很高和沟道长度较长的MOSMOS晶体管。晶体管。第28页，共30页，编辑于2022年，星期一二、二、MOS2MOS2模型模型第29页，共30页，编辑于2022年，星期一三、三、MOS3MOS3模型模型第30页，共30页，编辑于2022年，星期一