第5章半导体存储器PPT讲稿.ppt

《第5章半导体存储器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第5章半导体存储器PPT讲稿.ppt（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章 半导体存储器第1页，共25页，编辑于2022年，星期一存储器基本知识第4.1节 存储器基本知识 存储器是存储信息的部件，正因为有了存储器，计算机才有信息记忆功能存储器是存储信息的部件，正因为有了存储器，计算机才有信息记忆功能一.存储器按位置分类1.内部存储器内部存储器 通常与系统总线相连，通常与系统总线相连，CPU可直接访问，简称内存可直接访问，简称内存1）内部）内部CACHE：在在CPU内作为一个高速的指令或数据缓冲区内作为一个高速的指令或数据缓冲区2）外部）外部CACHE：通常在主板上，介于内部通常在主板上，介于内部CACHE和主存之间的缓冲区和主存之间的缓冲区3）主存储器：）主存

2、储器：内存主要使用的空间内存主要使用的空间 内存速度快，通常由半导体存储器组成，工艺采用双极性内存速度快，通常由半导体存储器组成，工艺采用双极性TTL或或MOS技术技术 内存包括内存包括RAM和和ROM两部分，两部分，RAM占主要，占主要，通常说内存主要指通常说内存主要指RAM，而，而ROM主要用于主要用于存放存放BIOS2.外部存储器外部存储器通常是通过专用驱动设备才能访问，简称外存通常是通过专用驱动设备才能访问，简称外存 速度比内存慢，容量大、掉电信息不丢，如磁盘（软盘、硬盘）、光盘速度比内存慢，容量大、掉电信息不丢，如磁盘（软盘、硬盘）、光盘第2页，共25页，编辑于2022年，星期一存储

3、器基本知识二.内存的行列结构 为区分不同存储单元，每个单元都对应一个地址，读写访问时，应给出为区分不同存储单元，每个单元都对应一个地址，读写访问时，应给出相应地址，经过译码后，选中具体存储单元。为简化译码电路，相应地址，经过译码后，选中具体存储单元。为简化译码电路，内存中存储单内存中存储单元按照元按照多行多列的矩阵多行多列的矩阵形式来排列形式来排列。例：组成例：组成1KB的内存的内存 1）若不按矩阵形式排列，而是一字排开，则需要）若不按矩阵形式排列，而是一字排开，则需要1024根译码线根译码线 2）若按若按3232的矩阵形式排列的矩阵形式排列，则只需要，则只需要5根行选择线和根行选择线和5根列

4、选择线根列选择线0-031-3131-00-31行行译译码码列译码和列译码和I/O控制控制X0X31Y0Y31A0A1A2A3A4A5 A6 A7 A8 A9R/W/CE数据输入数据输入数据输出数据输出A4A0 行地址信号行地址信号 用用RAS表示表示(Row Address Signal)A9A5 列地址信号列地址信号 用用CAS表示表示(Column Address Signal)X31X0 行选择信号行选择信号Y31Y0 列选择信号列选择信号第3页，共25页，编辑于2022年，星期一存储器基本知识三.随机读写存储器RAM(Random Access Memory)RAM既可读又可写，掉电

5、信息丢失，按结构又可分为既可读又可写，掉电信息丢失，按结构又可分为SRAM和和DRAM1.静态静态RAM SRAM（static RAM）使用双稳态触发器存储信息使用双稳态触发器存储信息，速度快，不需要刷新，但容量低、功耗大，速度快，不需要刷新，但容量低、功耗大 计算机中计算机中CACHE常使用常使用SDRAM 如：如：6264 8k*8 62256 64K*8D0D0YiXiVccT3T4T5T6T1T2T7T8T1,T2为开关管，为开关管，T3,T4为负载管，导通电阻为负载管，导通电阻r3,r4r1,r2。T1T3和和T2T4构成两个反向构成两个反向器按正反馈连接，构成触发器器按正反馈连接

6、，构成触发器Xi高电平，高电平，T5,T6及其他与及其他与Xi相联的开关管导通，相联的开关管导通，每一单元与数据线相连。每一单元与数据线相连。Yi为高电平，为高电平，T7,T8导导通，此时仅有通，此时仅有XiYi单元与外部数据线连通，可对单元与外部数据线连通，可对该单元进行读写该单元进行读写第4页，共25页，编辑于2022年，星期一存储器基本知识2.动态动态RAM DRAM（dynamic RAM）使用电容存储信息使用电容存储信息，充电状态和放电状态分别表示，充电状态和放电状态分别表示1和和0，因电容有漏电，因此需要因电容有漏电，因此需要对动态对动态RAM进行定时刷新进行定时刷新。计算机中的主

7、存条多以。计算机中的主存条多以DRAM为主。为主。DRAM的刷新的刷新 DRAM的一次的一次刷新过程就是对存储器进行一次读取、放大和再写入刷新过程就是对存储器进行一次读取、放大和再写入，通常按行进行通常按行进行刷新刷新，具体执行时，让行地址信号，具体执行时，让行地址信号/RAS有效，将该行所有存储单元分别读出，有效，将该行所有存储单元分别读出，与放大电路接通，再写回。然后再给出下一行的与放大电路接通，再写回。然后再给出下一行的/RAS信号，重复操作。信号，重复操作。通常每一行的刷新时间间隔不应超过通常每一行的刷新时间间隔不应超过2ms，实际应用时，由专用的，实际应用时，由专用的DRAM控控制器

8、（制器（Intel 8203、8207、8209）或）或DRAM本身自带的的片内刷新电路完成动本身自带的的片内刷新电路完成动态态RAM的刷新。的刷新。第5页，共25页，编辑于2022年，星期一存储器基本知识四.只读存储器ROM(Read Only Memory)ROM结构简单，位密度比结构简单，位密度比RAM高，掉电信息不丢失，可分为：高，掉电信息不丢失，可分为：1.固定固定ROM(掩膜掩膜ROM)由制造厂家固化内容，不可修改由制造厂家固化内容，不可修改2.可编程可编程ROM(PROM)由用户固化内容，但不可修改由用户固化内容，但不可修改3.可擦除、可编程可擦除、可编程ROM(EPROM)可多

9、次擦除和重写（紫外线擦除）可多次擦除和重写（紫外线擦除）27*系列系列 2716 2732 2764 270404.可电擦除、可编程可电擦除、可编程ROM(EEPROM)可多次擦除和重写（电擦除）可多次擦除和重写（电擦除）2817 28C64 28C256 4种工作方式：读方式、写方式、字节擦除方式和整体擦除方式种工作方式：读方式、写方式、字节擦除方式和整体擦除方式5.闪烁存储器闪烁存储器(FLASH ROM)属于属于EEPROM类型，性能优于类型，性能优于EEPROM 29F010、29F020，不加电时，信息可保存，不加电时，信息可保存10年以上，可反复擦写几十万次，年以上，可反复擦写几十

10、万次，且擦除速度较快；分为整体型、块结构型、带自举块型且擦除速度较快；分为整体型、块结构型、带自举块型 使用时，往使用时，往Flash ROM中的命令寄存器写入不同命令，即可实现不同操作中的命令寄存器写入不同命令，即可实现不同操作 如：读命令、擦除命令、编程命令、复位命令等如：读命令、擦除命令、编程命令、复位命令等第6页，共25页，编辑于2022年，星期一存储器基本知识五.半导体存储器的容量 存储器位容量存储器位容量=存储单元数存储单元数位数位数 存储单元数：存储器所含存储单元个数，每个存储单元对应一个地址，是一个存储单元数：存储器所含存储单元个数，每个存储单元对应一个地址，是一个独立的信息单

11、元独立的信息单元 位数：每个存储单元所含二进制数长度，通常为位数：每个存储单元所含二进制数长度，通常为1 1位、位、4 4位、位、8 8位位 例：一片例：一片6225662256为为RAMRAM存储器，位容量存储器，位容量=32=32K K8 8 说明该存储器芯片说明该存储器芯片具有具有1515根地址线根地址线，8 8根数据线根数据线，除此之外，除此之外，RAMRAM还应具有还应具有/CE/CE、/OE/OE、/WE/WE三根控制线（片选、读控制、写控制）三根控制线（片选、读控制、写控制）注：有时也以字节注：有时也以字节(Byte)(Byte)为单位表示存储器容量为单位表示存储器容量 1KB=

12、1024B 1KB=1024B，1MB=1024KB1MB=1024KB，1GB=1024MB1GB=1024MB，1TB=1024GB1TB=1024GB =210B =220B =230B =240B =210B =220B =230B =240B第7页，共25页，编辑于2022年，星期一存储器基本知识六.典型存储器芯片和译码芯片1.62256 32K*8的CMOS静态RAM12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7/CSA10/OEA11A9A8A13/W

13、EVCC62256引脚图引脚图输入输入LLL高阻高阻HHL输入输入HLL输出输出LHL高阻高阻HD7D0OEWECS62256工作工作表表A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图逻辑图第8页，共25页，编辑于2022年，星期一存储器基本知识2.27256 32K*8 EPROM12345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7/CEA10/OEA11A9A8A13A14VCC272

14、56引脚图引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CE OED7D6D5D4D3D2D1D027256逻辑图逻辑图3.74LS138 3-8译码器译码器12345678910111213141516ABC/G2A/G2BG1/Y7GND/Y0VCC74LS138引脚图引脚图/Y1/Y2/Y3/Y4/Y5/Y6/Y0G1/G2A/G2BCBA74LS138原理图原理图/Y1/Y2/Y3/Y4/Y5/Y6/Y7引脚功能：引脚功能：片选信号：片选信号：G1 /G2A /G2B C、B、A译码译码/Y0到到/Y7有效有效第9页，共25页，编辑于2022年，星期一存储

15、器与CPU的连接第4.2节 存储器与CPU的连接 存储器与存储器与CPU通过地址线、数据线、控制线进行连接，应考虑三个问题：通过地址线、数据线、控制线进行连接，应考虑三个问题：1.高速高速CPU与低速存储器之间的速度匹配与低速存储器之间的速度匹配CPU插入插入Tw等待状态等待状态2.CPU的总线负载能力的总线负载能力8282和和8286增强了增强了AB和和DB的驱动能力的驱动能力3.片选信号、行地址、列地址的产生机制片选信号、行地址、列地址的产生机制 多个存储器芯片组成大容量存储器，先通过多个存储器芯片组成大容量存储器，先通过片选信号片选信号/CS选择具体芯片选择具体芯片，再通，再通过过行列地

16、址选择行列地址选择该芯片内的该芯片内的具体存储单元具体存储单元 行地址、列地址由行地址、列地址由AB的低位地址线与存储器连接来提供的低位地址线与存储器连接来提供，然后由片内译码，然后由片内译码电路自动译码选择具体存储单元电路自动译码选择具体存储单元 例：访问例：访问4K存储芯片，需要存储芯片，需要12根地址线连接到芯片，根地址线连接到芯片，A11A0 片选信号片选信号/CS由高位地址线译码得到由高位地址线译码得到，有三种方法：，有三种方法：全译码、部分译码、线译码全译码、部分译码、线译码第10页，共25页，编辑于2022年，星期一存储器与CPU的连接全译码：全译码：用所有高位地址通过译码器得到

17、多个用所有高位地址通过译码器得到多个/CS部分译码：部分译码：用部分高位地址通过译码器得到多个用部分高位地址通过译码器得到多个/CS线译码：线译码：无需译码器，将高位地址中的无需译码器，将高位地址中的1根作为根作为/CS例例1 由由1片片6116(2K*8 RAM)和和1片片2716(2K*8 ROM)组成组成8088存储系统，存储系统，RAM起始地起始地址为址为C0000H，ROM地址范围紧随地址范围紧随RAM之后之后，试利用，试利用全译码方法全译码方法将将8088与存储与存储器进行连接，画出连接图器进行连接，画出连接图分析分析 片内存储单元选择片内存储单元选择 低位地址线低位地址线 2K容

18、量容量 需需11根根AB A10A0 芯片选择芯片选择 全部高位地址译码产生全部高位地址译码产生/CS A19A11芯片芯片地址范围地址范围A19 A18 A17 A16 A15 A14 A13 A12 A11A10 A06116C0000H C07FFH1 1 0 0 0 0 0 0 0 x x1 1 0 0 0 0 0 0 02716 C0800H C0FFFH1 1 0 0 0 0 0 0 1 x x1 1 0 0 0 0 0 0 18088 20根根AB 8根根DB 控制信号组合产生控制信号组合产生/MEMR /MEMW第11页，共25页，编辑于2022年，星期一全译码/Y0G1/G2

19、A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A19A18A16A17A15A14A13A12A11A10A0D7D02116/CSA11A0D7D0/RD6116/CSA10A0D7D0/RD/WE/MEMR/MEMW第12页，共25页，编辑于2022年，星期一部分译码/Y0G1/G2A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A18A16A17A15A14A13A12A11A10A0D7D02116/CSA11A0D7D0/RD6116/CSA10A0D7D0/RD/WE/MEMR/MEMW地址范围：地址范围：A19=1 A19=061

20、16 C0000H C07FFH 和和 40000H 407FFH2716 C0800H C0FFFH 和和 40800H 40FFFH第13页，共25页，编辑于2022年，星期一线译码A11=0 访问访问6116；A11=1 访问访问2116地址范围：地址范围：6116与与2116随随A19A12的组合不同，共有的组合不同，共有256个地址范围个地址范围A11A10A0D7D02116/CSA11A0D7D0/RD6116/CSA10A0D7D0/RD/WE/MEMR/MEMW第14页，共25页，编辑于2022年，星期一存储器与CPU的连接例例2 由由1片片62256(IC1 32K*8 R

21、AM)和和1片片27256(IC2 32K*8 ROM)组成组成8088存储系存储系统，统，RAM起始地址为起始地址为00000H，ROM地址范围紧随地址范围紧随RAM之后之后，试利用，试利用全译码方法全译码方法将将8088与存储器进行连接，画出连接图与存储器进行连接，画出连接图分析分析 8088 20根根AB 8根根DB 控制信号组合产生控制信号组合产生/MEMR /MEMW 片内存储单元选择片内存储单元选择 低位地址线低位地址线 32K容量容量 需需15根根AB A14A0 芯片选择芯片选择 全部高位地址译码产生全部高位地址译码产生/CS A19A15芯片芯片地址范围地址范围A19 A18

22、 A17 A16 A15A14 A13 A0IC100000H 07FFFH0 0 0 0 0 x x x0 0 0 0 0低位地址用于片内译码低位地址用于片内译码IC208000H 0FFFFH0 0 0 0 1x x x0 0 0 0 1第15页，共25页，编辑于2022年，星期一全译码/Y0G1/G2A/G2BCBA74LS138/Y1/Y2/Y3/Y4/Y5/Y6/Y7A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/OE/CS/WED7D6D5D4D3D2D1D062256A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/OED7D6D5D

23、4D3D2D1D027256/CSA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0+5VA19A18A17A16A15D7D6D5D4D3D2D1D0/MEMR/MEMW第16页，共25页，编辑于2022年，星期一8086存储器系统第4.3节 8086存储器系统18086系统内存组织8086系统有系统有20根地址线，根地址线，16根数据线，寻址空间为根数据线，寻址空间为1MB512KB空间分配给偶地址存储器空间分配给偶地址存储器 A0=0512KB空间分配给奇地址存储器空间分配给奇地址存储器 A0=1偶地址存储器与数据线低偶地址存储器与数据线低8位相连位相连，即由，即由D

24、7D0传送数据传送数据奇地址存储器与数据线高奇地址存储器与数据线高8位相连位相连，即由，即由D15D8传送数据传送数据第17页，共25页，编辑于2022年，星期一奇存储器奇存储器偶存储器偶存储器地址锁存器地址锁存器A19A1A0/BHEA0/BHEA19A1 地址总线地址总线D15D0D15D8D7D0数据总线数据总线CPU8086 A19A1与奇、偶存储器相连，用于译码和与奇、偶存储器相连，用于译码和/CS的产生，的产生，A0和和/BHE则用于对二者访问的则用于对二者访问的控制，分两种情况：控制，分两种情况：1）按字节访问存储器按字节访问存储器/BHEA0操作操作10按字节访问偶存储器，数据

25、在按字节访问偶存储器，数据在D7D0上传输上传输 MOV 1000H,AL01按字节访问奇存储器，数据在按字节访问奇存储器，数据在D15D8上传输上传输 MOV 1001H,AL第18页，共25页，编辑于2022年，星期一8086存储器系统按字访问存储器按字访问存储器l 对准状态对准状态1个字的低个字的低8位在偶存储器，高位在偶存储器，高8位在奇存储器位在奇存储器/BHE=0 A0=0，用一个总线周期用一个总线周期通过通过D15D0完成完成16位数据传送位数据传送 如：如：MOV AX,1000H ;AL(1000H)，AH(1001H)l 非对准状态非对准状态1个字的低个字的低8位在奇存储器

26、，高位在奇存储器，高8位在偶存储器位在偶存储器 此时需要两个总线周期此时需要两个总线周期 第一个总线周期第一个总线周期 /BHE=0 A0=1 读取奇存储器，得到低读取奇存储器，得到低8位数据位数据 第二个总线周期第二个总线周期 /BHE=1 A0=0 读取偶存储器，得到高读取偶存储器，得到高8位数据位数据 如：如：MOV AX,1003H ;AL(1003H)，AH(1004H)第19页，共25页，编辑于2022年，星期一8086存储器系统28086存储系统应用举例例例1 1 由由2 2片片6225662256（32K*8 RAM32K*8 RAM）组成）组成6464K K*8 RAM,*8

27、 RAM,地址范围为地址范围为0000H0000HFFFFHFFFFH，试用全译码方，试用全译码方式将式将80868086与存储器进行连接与存储器进行连接 分析：分析：A15A1与存储器的与存储器的A14A0相连，选择片内相连，选择片内32K个存储单元个存储单元A19A16用于译码产生用于译码产生2个芯片的片选信号个芯片的片选信号/CS，根据地址范围，根据地址范围，A19A16应总为应总为0A0与与/BHE只控制只控制对存储器的对存储器的写访问写访问对存储器对存储器读访问时读访问时，两个芯片均输出数据两个芯片均输出数据，由，由CPU根据所执行操作决定读根据所执行操作决定读取取D15D8还是还是

28、D7D0，或者，或者D15D0均读取均读取 第20页，共25页，编辑于2022年，星期一/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7G1/G2A/G2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/CS/OE/WED7D6D5D4D3D2D1D0+5VA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1/MEMRA0/MEMW/BHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0/CS/OE/WED7D6D5

29、D4D3D2D1D074LS1386225662256IC0IC1DBABD15D8奇存储奇存储偶存储偶存储第21页，共25页，编辑于2022年，星期一全译码例例2 用用2片片62256（32K*8 RAM）和）和2片片27256（32K*8 EPROM）组成）组成8086存存储器系统。要求储器系统。要求EPROM的起始地址为的起始地址为F0000H，RAM的起始地址为的起始地址为00000H，使用全地址译码方式使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围，试画出计算机的存储器连接图，并写出地址范围分析：分析：A15A1与芯片的与芯片的A14A0相连，用于相连，用于32K个存

30、储单元的片内译码个存储单元的片内译码 A19A5用于产生片选信号用于产生片选信号/CS RAM与与ROM之间通过不同之间通过不同/CS信号分别访问信号分别访问 RAM内部内部2芯片，芯片，ROM内部内部2芯片通过数据线高芯片通过数据线高8位、低位、低8位分别访问位分别访问芯片芯片A19 A18 A17 A16A15 A1地址范围地址范围62256IC0(偶偶)0 0 0 0 x x 00000H 0FFFFHIC1(奇奇)0 0 0 0 x x00000H 0FFFFH 27256IC2(偶偶)1 1 1 1 x xF0000H FFFFFHIC3(奇奇)1 1 1 1 x xF0000H F

31、FFFFH第22页，共25页，编辑于2022年，星期一A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA1

32、4A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D02725627256IC2IC3ABY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVcc74LS138Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138第23页，共25页，编辑于2022年，星期一存储器体系结构三 微机系统中存储器的体系结构1.层次化的存储器结构层次化的存储器结

33、构CPU寄存器组寄存器组Cache片内片内片外片外内存内存(DRAM)外部存储器外部存储器(软盘、硬盘、光盘软盘、硬盘、光盘)CPU片片内内主主机机系系统统中中外外设设 Cache速度最快，属于速度最快，属于SRAM类型类型 内存由内存由DRAM构成，速度比构成，速度比Cache慢慢 采用采用虚拟存储技术虚拟存储技术实现外部存储器与内存之间的实现外部存储器与内存之间的映射映射 采用采用高速缓冲技术高速缓冲技术实现内存与实现内存与Cache之间的映之间的映射射第24页，共25页，编辑于2022年，星期一存储器体系结构2.内存的分区结构内存的分区结构基本内存主要供基本内存主要供DOS操作系统用操作

34、系统用,包包括括DOS操作系统操作系统,系统数据系统数据,驱动驱动程序等，大小为程序等，大小为640KB基本内存区基本内存区高端内存区高端内存区扩展内存区扩展内存区00000HA0000H100000H640KB384KB图图1 微机的内存组织微机的内存组织中断向量区中断向量区DOS数据区数据区DOS系统区系统区驱动程序驱动程序用户程序用户程序00000H9FFFFH图图2 基本内存区组织基本内存区组织显示缓冲区显示缓冲区I/O卡保留区卡保留区(网卡、硬盘控制网卡、硬盘控制器上的缓冲区器上的缓冲区)保留区保留区系统系统ROM区区A0000HC0000HE0000HF0000HFFFFFH图图3 高端内存区组织高端内存区组织128K128K64K64K高端内存区留给系统高端内存区留给系统ROM及及I/O卡缓冲区卡缓冲区使用，共使用，共384KB第25页，共25页，编辑于2022年，星期一