第5章VHDL语言基础(续).ppt

《第5章VHDL语言基础(续).ppt》由会员分享，可在线阅读，更多相关《第5章VHDL语言基础(续).ppt（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

第5章 VHDL语言基础（续）,一个例子,LIBRARY IEEE;USE ieee.std_logic_1164.all;ENTITY Logic ISPORT( A,B,C: IN Std_logic; F: OUT Std_logic );END Logic;,ARCHITECTURE a OF Logic IS SIGNAL D,E : Std_logic;BEGIN D = A AND B; F = D OR E; E = NOT C;END a;,ARCHITECTURE 结构体名 OF 实体名称 IS- -结构体的说明；BEGIN 并发语句1； 并发语句2； 并发语句N；END 结构体名；,PROCESS语句,进程标号： PROCESS （敏感信号列表） -进程说明部分； BEGIN -进程开始，顺序语句 -顺序语句； END PROCESS 进程标号；,P1：PROCESS (clk) -进程VARAIBLE D: STD_LOGIC; BEGIN IF (clkEVENT AND clk=1) THEN D := datain; Q = D; END IF; END PROCESS;,