第10章 触发器与时序逻辑电路.ppt

《第10章 触发器与时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第10章 触发器与时序逻辑电路.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第10章章 触发器与时序触发器与时序逻辑电路逻辑电路10.2 10.2 计数器计数器计数器计数器10.3 10.3 寄存器寄存器寄存器寄存器10.1 10.1 触发器触发器触发器触发器10.4 10.4 脉冲信号的产生与波形变换脉冲信号的产生与波形变换脉冲信号的产生与波形变换脉冲信号的产生与波形变换第二篇第二篇学习目的与要求学习目的与要求 了解和熟记触发器和门电路的基本了解和熟记触发器和门电路的基本区别；理解和牢记各类触发器的功能及区别；理解和牢记各类触发器的功能及其触发方式；掌握时序逻辑电路的分析其触发方式；掌握时序逻辑电路的分析方法；理解时序逻辑电路的设计思路及方法；理解时序逻辑电路的设

2、计思路及学会简单的同步时序逻辑电路的设计方学会简单的同步时序逻辑电路的设计方法；理解计数器、寄存器的概念和功能法；理解计数器、寄存器的概念和功能分析；学习利用数字电路实验台进行寄分析；学习利用数字电路实验台进行寄存器、计数器实验的步骤和方法。存器、计数器实验的步骤和方法。第第2页页 根据上述触发器的特征可知，触发器可以记忆根据上述触发器的特征可知，触发器可以记忆1 1位二值信号。根据逻辑功能的不同，触发器可以分位二值信号。根据逻辑功能的不同，触发器可以分为基本的为基本的RS触发器、时钟控制的触发器、时钟控制的RS触发器、触发器、JK触触发器、发器、D触发器、触发器、T和和T触发器；按照触发方式

3、的触发器；按照触发方式的不同，又可分为电位触发器和边沿触发器。不同，又可分为电位触发器和边沿触发器。10.1 触发器触发器 触发器是最简单、最基本的时序逻辑电路，常用触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。触发器构成的。触发器有两个稳定的状态：触发器有两个稳定的状态：“0”“0”状态和状态和“1“1状状态；态；不同的输入情况下，它可以被置成不同的输入情况下，它可以被置成0 0状态或状态或1 1状态；状态；当输入信号消失后，所置成的状态能够保持不变。当输入信号消失后，所置成的状态能够保持不

4、变。第第2页页由两个与非门构成的基本由两个与非门构成的基本由两个与非门构成的基本由两个与非门构成的基本RSRS触发器。触发器。触发器。触发器。10.1.1.10.1.1.RS RS触发器触发器触发器触发器1.基本基本RSRS触发器触发器一对具有互非关系的输出端，其中一对具有互非关系的输出端，其中Q 的状态称为的状态称为触发器的状态触发器的状态。一对输入端子均为低电或有效。一对输入端子均为低电或有效。第第2页页&1&2QQSDRD基本基本基本基本RSRS触发器的工作原理触发器的工作原理触发器的工作原理触发器的工作原理当当RD=0=0、SD=1=1时：时：Qn+1=0，置，置0功能；功能；SD端称

5、为置端称为置“1”端，只要端，只要它为低电平，输出即为它为低电平，输出即为“1”。RD端称为清端称为清“0”端，只要它为端，只要它为低电平，输出即为低电平，输出即为“0”。SD RD QnQn+10 0 0不定不定0 0 1不定不定0 1 010 1 111 0 001 0 101 1 001 1 11当当RD=1=1、SD=0=0时：时：Qn+1=1，置，置1功能；功能；当当RD=1=1、SD=1=1时：时：Qn+1不变，保持；不变，保持；当当RD=0=0、SD=0=0时：时：Qn+1不定，禁止态。不定，禁止态。基本基本RS触发器的次态真值表触发器的次态真值表特征方程特征方程：Qn+1=SD

6、+RD Qn约束条件：约束条件：SD+RD=1第第2页页基本基本基本基本RSRS触发器的波形图触发器的波形图触发器的波形图触发器的波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。反映触发器输入信号取值和状态之间对应关系的图形称为波形图。置置0置置1置置1禁止禁止保持保持置置1置置1Q保持保持不定不定Q第第2页页2.2.同步同步同步同步RSRS触发器触发器触发器触发器CP1时，触发器输出状态由时，触发器输出状态由R和和S及及Qn决定。决定。CP0时，时，RD=SD悬空为悬空为1，无论输入何态，触发，无论输入何态，触发器均保持原态不变。器均保持原态不变。第第2页页钟控钟控RS触发器

7、功能真值表触发器功能真值表第第2页页主主要要特特点点（1）时时钟钟电电平平控控制制。在在CP1期期间间接接收收输输入入信信号号，CP0时时状状态态保保持持不不变变，与与基基本本RS触触发发器器相相比比，对对触触发发器器状状态态的的转转变变增增加加了时间控制。了时间控制。（2）R、S之之间间有有约约束束。不不能能允允许许出出现现R和和S同同时时为为1的的情情况况，否否则会使触发器处于不确定的状态。则会使触发器处于不确定的状态。不不变变不不变变不不变变不不变变不不变变不不变变置1置0置1置0保保持持波波形形图图第第2页页钟控钟控钟控钟控RSRS触发器的特征方程触发器的特征方程触发器的特征方程触发器

8、的特征方程特征方程特征方程：Qn+1=S+R Qn约束条件：约束条件：S R=0钟控钟控钟控钟控RSRS触发器的状态转换图触发器的状态转换图触发器的状态转换图触发器的状态转换图S1，R0SR00 显然，触发器的状态转换图也可反映触发器输出状态随输入及输显然，触发器的状态转换图也可反映触发器输出状态随输入及输出的现态而变化的情况。出的现态而变化的情况。因此，描述触发器状态变化的方法有四种：因此，描述触发器状态变化的方法有四种：逻辑表达式、真值表、逻辑表达式、真值表、逻辑表达式、真值表、逻辑表达式、真值表、时序波形图及状态转换图时序波形图及状态转换图时序波形图及状态转换图时序波形图及状态转换图。1

9、S0，R1S 0R RS取值表示输入变量的现态取值表示输入变量的现态0或或1表示输出变量的状态表示输出变量的状态箭头表征了输出变量的转换情况箭头表征了输出变量的转换情况第第2页页 基本基本RS触发器和钟控的触发器和钟控的RS触发器都是采用的触发器都是采用的电位触发电位触发电位触发电位触发方式。方式。电电位位触触发发方方式式的的钟钟控控RS触触发发器器有有一一个个显显著著的的毛毛病病存存在在“空空空空翻翻翻翻”现现象象。所所谓谓空空翻翻，就就是是指指：在在CP=1期期间间，若若输输入入RS的的状状态态发发生生多次变化，输出多次变化，输出Q将随着发生多次变化将随着发生多次变化。10.1.210.1

10、.2 JKJK触发器触发器触发器触发器 当当触触发发器器出出现现空空翻翻现现象象时时，一一般般就就无无法法确确切切地地判判断断触触发发器器的的状状态了，由此造成触发器的使用受到限制。态了，由此造成触发器的使用受到限制。为为确确保保数数字字系系统统的的可可靠靠工工作作，要要求求触触发发器器在在一一个个CP脉脉冲冲期期间间至至多多翻翻转转一一次次，即即不不允允许许空空翻翻现现象象的的出出现现。为为此此，人人们们研研制制出出了了能能够够抑抑制制空空翻翻现现象象的的主主从从式式触触发发器器、边边沿沿触触发发方方式式的的JK触触发发器器和和D触发器等。触发器等。本本节节向向大大家家介介绍绍的的JK触触发

11、发器器是是功功能能完完善善、使使用用灵灵活活和和通通用用性性较较强强的的一一种种触触发发器器。常常用用型型号号有有74LS112、CC4027和和74LS276等。等。第第2页页（1）接收输入信号的过程接收输入信号的过程接收输入信号的过程接收输入信号的过程CP=1时时，主主触触发发器器被被打打开开，可可以以接接收收输输入入信信号号J、K，其其输输出出状状态态由由输输入入信信号号的的状状态态决决定定；但但由由于于CP=0，从从触触发发器器被被封封锁锁，无无论论主主触触发发器器的的输输出出状状态态如如何何变变化化，对对从从触触发发器器均均无无影影响响，即即触发器的触发器的输出状态保持不变输出状态保

12、持不变输出状态保持不变输出状态保持不变。0 01 1JKJK触发器的工作原理触发器的工作原理触发器的工作原理触发器的工作原理第第2页页（2）输出信号变化的过程输出信号变化的过程输出信号变化的过程输出信号变化的过程 当当CP下下降降沿沿到到来来时时，即即CP由由1变变为为0时时，主主触触发发器器被被封封锁锁，无无论论输输入入信信号号如如何何变变化化，对对主主触触发发器器均均无无影影响响，即即在在CP=1期期间间接接收收的的内内容容被被主主触触发发器器存存储储起起来来。同同时时，由由于于CP由由0变变为为1，从从触触发发器器被被打打开开，可可以以接接收收由由主主触触发发器器送送来来的的信信号号，触

13、触触触发发发发器器器器的的的的输输输输出出出出状状状状态态态态由由由由主主主主触触触触发发发发器器器器的的的的输输输输出出出出状状状状态态态态决决决决定定定定。在在CP=0期期间间，由由于于主主触触发发器器保保持持状状态态不不变变，因因此此受受其其控控制制的的从从触触发发器器的的状状态态也也即即Q、Q的值当然不可能改变。的值当然不可能改变。0 01 1第第2页页逻逻辑辑功功能能分分析析保持保持保持保持功能功能第第2页页置置置置0 0功能功能第第2页页置置置置1 1功能功能第第2页页翻转翻转翻转翻转功能功能第第2页页功功能能表表波波形形图图置置置置1 1置置置置0 0翻转翻转翻转翻转保持保持保持

14、保持第第2页页JKJK触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：集成集成集成集成JKJK触发器触发器触发器触发器74LS11274LS112的引脚排列图的引脚排列图的引脚排列图的引脚排列图 74LS112芯芯片片中中包包括括两两个个JK触触发发器器，因因此此也也称称为为双双JK触触发发器器，采采用用边边沿沿触触发发方方式式。管管脚脚排排列列图图中中的的J和和K是是控控制制信信号号输输入入端端；Q和和Q是是互互非非的的输输出出端端；CP是是时时钟钟脉脉冲冲输输入入端端；SD、RD是是直直接接置置1端端和和置置0端端；字字符符前前面面的的数数字字是是区区分分两

15、个触发器的标志数字。两个触发器的标志数字。第第2页页10.1.3 D10.1.3 D触发器触发器触发器触发器 在在双双稳稳态态触触发发器器中中，除除了了RS触触发发器器和和JK触触发发器器外外，根根据据电电路路结结构构和和工工作作原原理理的的不不同同，还还有有众众多多具具有有不不同同逻逻辑辑功功能能的的触触发发器器。根根据据实实际际需需要要，可可将将某某种种逻逻辑辑功功能能的的触触发发器器经经过过改改接接或或附附加加一一些些门门电电路路后后，转转换换为为另另一一种种逻逻辑辑功功能能的的触触发发器器。D触触发发器器就就是是这这样样得到的。得到的。触发器之间逻辑功能的转换触发器之间逻辑功能的转换触

16、发器之间逻辑功能的转换触发器之间逻辑功能的转换第第2页页管管管管脚脚脚脚排排排排列列列列图图图图D D触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：触发器的次态方程式：D D触发器的触发器的触发器的触发器的状态转换图状态转换图状态转换图状态转换图D1D101D0D 0第第2页页10.1.4 T10.1.4 T触发器触发器触发器触发器 T T触发器触发器触发器触发器具有具有保持保持保持保持和和翻转翻转翻转翻转两两种功能。如果让种功能。如果让T触发器的输入触发器的输入恒为恒为1，则，则T触发器就成为触发器就成为TT触触触触发器发器发器发器，显然，显然，TT触发器触发器触发器触发器只具

17、有只具有翻转翻转翻转翻转一种功能。一种功能。第第2页页检验学习结果检验学习结果检验学习结果检验学习结果何谓何谓“空翻空翻”？造成？造成“空空翻翻”的原因是什么？的原因是什么？“空空翻翻”和和“不定不定”状态有何状态有何区别？如何有效解决区别？如何有效解决“空翻空翻”问题？问题？能否写出能否写出JK触发器触发器的次态方程？能否的次态方程？能否写出写出JK触发器的状触发器的状态真值表？态真值表？本书共介绍了几类触发本书共介绍了几类触发器？能否准确地说出各器？能否准确地说出各类触发器的功能？类触发器的功能？答案在书中找答案在书中找你能不能根据逻辑图符你能不能根据逻辑图符号来区别触发器的触发号来区别触

18、发器的触发方式？方式？第第2页页10.2 10.2 计数器计数器计数器计数器 能够记忆输入脉冲个数的电路称为计数器。能够记忆输入脉冲个数的电路称为计数器。计数器是计数器是时序逻辑电路中的具体应用。时序逻辑电路中的具体应用。计计计计数数数数器器器器同步计数器同步计数器异步计数器异步计数器二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器第第2页页10.2.1 10.2.1 10.2.1 1

19、0.2.1 二进制计数器二进制计数器二进制计数器二进制计数器3 3位异步二进制加法计数器位异步二进制加法计数器位异步二进制加法计数器位异步二进制加法计数器 由由于于3个个触触发发器器都都接接成成了了T触触发发器器，所所以以最最低低位位触触发发器器F0每每来来一一个个时时钟钟脉脉冲冲的的下下降降沿沿（即即CP由由1变变0）时时翻翻转转一一次次，而而其其他他两两个个触触发发器器都都是是在在其其相相邻邻低低位位触触发发器器的的输输出出端端Q由由1变变0时时翻翻转转，即即F1在在Q0由由1变变0时时翻翻转，转，F2在在Q1由由1变变0时翻转。时翻转。第第2页页三位二进制异步加计数器的波形图三位二进制异

20、步加计数器的波形图F0每输入一个时钟脉冲翻每输入一个时钟脉冲翻转一次。转一次。F1在在Q0由由1变变0时翻转。时翻转。F2在在Q1由由1变变0时翻转。时翻转。实现了二分频实现了二分频实现了四分频实现了四分频实现了八分频实现了八分频第第2页页 从从状状态态表表或或波波形形图图可可以以看看出出，从从状状态态000开开始始，每每来来一一个个计计数数脉脉冲冲，计计数数器器中中的的数数值值便便加加1，输输入入8个个计计数数脉脉冲冲时时，就就计计满满归归零零，所所以以作作为为整整体体，该该电电路路也也可可称称为为八八进制计数器进制计数器。由由于于这这种种结结构构计计数数器器的的时时钟钟脉脉冲冲不不是是同同

21、时时加加到到各各触触发发器器的的时时钟钟端端，而而只只加加至至最最低低位位触触发发器器，其其他他各各位位触触发发器器则则由由相相邻邻低低位位触触发发器器的的输输出出Q来来触触发发翻翻转转，即即用用低低位位输输出出推推动动相相邻邻高高位位触触发发器器，3个个触触发发器器的的状状态态只只能能依依依依次次次次翻翻翻翻转转转转，并并并并不不不不同同同同步步步步，这这种种结结构构特特点点的的计计数数器器称称为为异异步步计计数数器器。异异步步计计数数器器结结构简单，但计数构简单，但计数速度较慢速度较慢速度较慢速度较慢。状态转换真值表状态转换真值表状态转换真值表状态转换真值表第第2页页用上升沿触发的用上升沿

22、触发的用上升沿触发的用上升沿触发的D D D D触发器构成的触发器构成的触发器构成的触发器构成的4 4 4 4位异步位异步位异步位异步二进制加法计数器及其波形图二进制加法计数器及其波形图二进制加法计数器及其波形图二进制加法计数器及其波形图 F0每输入一个时钟脉冲翻转一次。每输入一个时钟脉冲翻转一次。F1在在Q0由由1变变0时翻时翻转，转，F2在在Q1由由1变变0时翻转，时翻转，F3在在Q2由由1变变0时翻转。时翻转。第第2页页3 3位异步二进制减法计数器位异步二进制减法计数器位异步二进制减法计数器位异步二进制减法计数器 F0每输入一个时钟脉冲翻转每输入一个时钟脉冲翻转一次，一次，F1在在Q0由

23、由1变变0时翻转，时翻转，F2在在Q1由由1变变0时翻转时翻转。第第2页页3 3个个个个JKJK触发器都接成触发器都接成触发器都接成触发器都接成T T触发器触发器触发器触发器,可构成一个可构成一个可构成一个可构成一个同步二进制计数器同步二进制计数器同步二进制计数器同步二进制计数器F0每输入一个时钟脉冲翻转一次每输入一个时钟脉冲翻转一次F1在在Q0=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。F2在在Q0=Q1=1时，在下一个时，在下一个CP触发沿到来时翻转。触发沿到来时翻转。第第2页页10.2.2 10.2.2 10.2.2 10.2.2 十进制计数器十进制计数器十进制计

24、数器十进制计数器 选用选用4个个CP下降沿触发的下降沿触发的JK触发触发器器F0、F1、F2、F3。F0：每来一个：每来一个CP计数脉冲翻转一次；计数脉冲翻转一次；F2：在：在Q0 和和Q1都为都为1时，再来一个计数脉时，再来一个计数脉冲才翻转；冲才翻转；F3：在：在Q0、Q1和和Q2都为都为1时，再来一个时，再来一个CP计数脉冲才翻转，但在第计数脉冲才翻转，但在第10个脉冲到来个脉冲到来时时Q3应由应由1变为变为0；F1：在：在Q0为为1时，再来一个时，再来一个CP计数脉冲才计数脉冲才翻转，但在翻转，但在Q3为为1时不得翻转；时不得翻转；第第2页页驱动方程驱动方程驱动方程驱动方程第第2页页2

25、 2 2 2、异步十进制加法计数器、异步十进制加法计数器、异步十进制加法计数器、异步十进制加法计数器第第2页页1、由触发器构成N进制计数器 由由由由触触触触发发发发器器器器组组组组成成成成的的的的N N进进进进制制制制计计计计数数数数器器器器的的的的一一一一般般般般分分分分析析析析方方方方法法法法是是是是：对对对对于于于于同同同同步步步步计计计计数数数数器器器器，由由由由于于于于计计计计数数数数脉脉脉脉冲冲冲冲同同同同时时时时接接接接到到到到每每每每个个个个触触触触发发发发器器器器的的的的时时时时钟钟钟钟输输输输入入入入端端端端，因因因因而而而而触触触触发发发发器器器器的的的的状状状状态态态态

26、是是是是否否否否翻翻翻翻转转转转只只只只需需需需由由由由其其其其驱驱驱驱动动动动方方方方程程程程判判判判断断断断。而而而而异异异异步步步步计计计计数数数数器器器器中中中中各各各各触触触触发发发发器器器器的的的的触触触触发发发发脉脉脉脉冲冲冲冲不不不不尽尽尽尽相相相相同同同同，所所所所以以以以触触触触发发发发器器器器的的的的状状状状态态态态是是是是否否否否翻翻翻翻转转转转除除除除了了了了考考考考虑虑虑虑其其其其驱驱驱驱动动动动方方方方程程程程外外外外，还还还还必必必必须须须须考考考考虑虑虑虑其其其其时时时时钟输入端的触发脉冲是否出现。钟输入端的触发脉冲是否出现。钟输入端的触发脉冲是否出现。钟输入

27、端的触发脉冲是否出现。第第2页页例：分析图示计数器为几进制计数器。例：分析图示计数器为几进制计数器。例：分析图示计数器为几进制计数器。例：分析图示计数器为几进制计数器。第第2页页 列列列列状状状状态态态态表表表表的的的的过过过过程程程程如如如如下下下下：首首首首先先先先假假假假设设设设计计计计数数数数器器器器的的的的初初初初始始始始状状状状态态态态，如如如如000000，并并并并依依依依此此此此根根根根据据据据驱驱驱驱动动动动方方方方程程程程确确确确定定定定J J、K K的的的的值值值值，然然然然后后后后根根根根据据据据J J、K K的的的的值值值值确确确确定定定定在在在在CPCP计计计计数数

28、数数脉脉脉脉冲冲冲冲触触触触发发发发下下下下各各各各触触触触发发发发器器器器的的的的状状状状态态态态。在在在在第第第第1 1个个个个CPCP计计计计数数数数脉脉脉脉冲冲冲冲触触触触发发发发下下下下各各各各触触触触发发发发器器器器的的的的状状状状态态态态为为为为001001，按按按按照照照照上上上上述述述述步步步步骤骤骤骤反反反反复复复复判判判判断断断断，直直直直到到到到第第第第5 5个个个个CPCP计计计计数数数数脉脉脉脉冲冲冲冲时时时时计计计计数数数数器器器器的的的的状状状状态态态态又又又又回回回回到到到到初初初初始始始始状状状状态态态态000000。即即即即每每每每来来来来5 5个个个个计

29、计计计数数数数脉脉脉脉冲计数器状态重复一次，所以该计数器为冲计数器状态重复一次，所以该计数器为冲计数器状态重复一次，所以该计数器为冲计数器状态重复一次，所以该计数器为五进制计数器五进制计数器五进制计数器五进制计数器。第第2页页4 4位集成同步二进制加法计数器位集成同步二进制加法计数器位集成同步二进制加法计数器位集成同步二进制加法计数器74LS16174LS161Cr=0时异步清零。时异步清零。Cr=1、LD=0时同步置数。时同步置数。Cr=LD=1且且CP=P=1时，按时，按4位自然二进制码同步计数。位自然二进制码同步计数。Cr=LD=1且且CPTCPP=0时，计数器状态保持不变。时，计数器状

30、态保持不变。第第2页页 用集成计数器构成用集成计数器构成用集成计数器构成用集成计数器构成N N N N进制计数器的方法：利用清零端或置数端，进制计数器的方法：利用清零端或置数端，进制计数器的方法：利用清零端或置数端，进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得让电路跳过某些状态来获得让电路跳过某些状态来获得让电路跳过某些状态来获得N N N N进制计数器。进制计数器。进制计数器。进制计数器。用用用用74LS16174LS161构成十二进制计数器构成十二进制计数器构成十二进制计数器构成十二进制计数器将状态将状态将状态将状态11001100反馈到清零端反馈到清零端反馈到清零端反馈

31、到清零端归零归零归零归零将状态将状态将状态将状态10111011反馈到清零端反馈到清零端反馈到清零端反馈到清零端归零归零归零归零第第2页页用异步归零构成十二用异步归零构成十二用异步归零构成十二用异步归零构成十二进制计数器，存在一进制计数器，存在一进制计数器，存在一进制计数器，存在一个极短暂的过渡状态个极短暂的过渡状态个极短暂的过渡状态个极短暂的过渡状态11001100。十二进制计数。十二进制计数。十二进制计数。十二进制计数器从状态器从状态器从状态器从状态00000000开始计开始计开始计开始计数，计到状态数，计到状态数，计到状态数，计到状态10111011时，时，时，时，再来一个再来一个再来一

32、个再来一个CPCP计数脉冲，计数脉冲，计数脉冲，计数脉冲，电路应该立即归零。电路应该立即归零。电路应该立即归零。电路应该立即归零。然而用异步归零法所然而用异步归零法所然而用异步归零法所然而用异步归零法所得到的十二进制计数得到的十二进制计数得到的十二进制计数得到的十二进制计数器，不是立即归零，器，不是立即归零，器，不是立即归零，器，不是立即归零，而是先转换到状态而是先转换到状态而是先转换到状态而是先转换到状态11001100，借助，借助，借助，借助11001100的译的译的译的译码使电路归零，随后码使电路归零，随后码使电路归零，随后码使电路归零，随后变为初始状态变为初始状态变为初始状态变为初始状

33、态00000000。第第2页页高位片计数到高位片计数到高位片计数到高位片计数到3 3（00110011）时，低位片所计数为）时，低位片所计数为）时，低位片所计数为）时，低位片所计数为163=48163=48，之后低位片，之后低位片，之后低位片，之后低位片继续计数到继续计数到继续计数到继续计数到1212（11001100），与非门输出），与非门输出），与非门输出），与非门输出0 0，将两片计数器同时清零。，将两片计数器同时清零。，将两片计数器同时清零。，将两片计数器同时清零。1616=2561616=256用用用用74LS16174LS161构成构成构成构成256256进制和进制和进制和进制和6

34、060进制计数器进制计数器进制计数器进制计数器第第2页页用用用用74LS16174LS161构成构成构成构成84218421码码码码6060进制和进制和进制和进制和2424进制计数器进制计数器进制计数器进制计数器第第2页页集成异步十集成异步十集成异步十集成异步十进制计数器进制计数器进制计数器进制计数器74LS9074LS90引脚排列图引脚排列图引脚排列图引脚排列图74LS9074LS90真值表真值表真值表真值表第第2页页 异异异异步步步步计计计计数数数数器器器器一一一一般般般般没没没没有有有有专专专专门门门门的的的的进进进进位位位位信信信信号号号号输输输输出出出出端端端端，通通通通常常常常可可

35、可可以以以以用用用用本本本本级级级级的的的的高高高高位位位位输输输输出出出出信信信信号号号号驱驱驱驱动动动动下下下下一一一一级级级级计计计计数数数数器器器器计计计计数数数数，即即即即采采采采用用用用串串串串行行行行进进进进位位位位方式来扩展容量。方式来扩展容量。方式来扩展容量。方式来扩展容量。100100进制计数器进制计数器进制计数器进制计数器用用用用74LS16174LS161构成构成构成构成N N进制计数器进制计数器进制计数器进制计数器第第2页页6060进制计数器进制计数器进制计数器进制计数器6464进制计数器进制计数器进制计数器进制计数器第第2页页检验学习结果检验学习结果检验学习结果检验

36、学习结果时序逻辑电路有何特点时序逻辑电路有何特点？什么是同步时序逻辑？什么是同步时序逻辑电路？何谓异步时序逻电路？何谓异步时序逻辑电路？如何区分米莱辑电路？如何区分米莱型和莫尔型电路？型和莫尔型电路？试用试用74LS161集成集成集成计数器构成一集成计数器构成一个十二进制计数器个十二进制计数器？要求用反馈预置？要求用反馈预置法实现。法实现。你能否用你能否用74LS90构成一构成一个八进制计数器？个八进制计数器？答案在书中找答案在书中找何谓计数器的自启动何谓计数器的自启动能力？能力？第第2页页10.3 10.3 寄存器寄存器寄存器寄存器 在数字电路中，用来存放二进制数据或代码的电路称在数字电路中

37、，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称为寄存器。为寄存器。为寄存器。为寄存器。寄寄寄寄存存存存器器器器是是是是由由由由具具具具有有有有存存存存储储储储功功功功能能能能的的的的触触触触发发发发器器器器组组组组合合合合起起起起来来来来构构构构成成成成的的的的。一一一一个个个个触触触触发发发发器器器器可可可可以以以以存存存存储储储储1 1位位位位二二二二进进进进制制制制代代代代码码码码，存存存存放放放放n n位位位位二二二二进进进进制制制制代代代代码码码码的的的的寄寄寄寄存器，需用存器，需用存器，需用存器，需用n

38、 n个触发器来构成。个触发器来构成。个触发器来构成。个触发器来构成。按按按按照照照照功功功功能能能能的的的的不不不不同同同同，可可可可将将将将寄寄寄寄存存存存器器器器分分分分为为为为数数数数码码码码寄寄寄寄存存存存器器器器和和和和移移移移位位位位寄寄寄寄存存存存器器器器两两两两大大大大类类类类。数数数数码码码码寄寄寄寄存存存存器器器器只只只只能能能能并并并并行行行行送送送送入入入入数数数数据据据据，需需需需要要要要时时时时也也也也只只只只能能能能并并并并行行行行输输输输出出出出。移移移移位位位位寄寄寄寄存存存存器器器器中中中中的的的的数数数数据据据据可可可可以以以以在在在在移移移移位位位位脉脉

39、脉脉冲冲冲冲作作作作用用用用下下下下依依依依次次次次逐逐逐逐位位位位右右右右移移移移或或或或左左左左移移移移，数数数数据据据据既既既既可可可可以以以以并并并并行行行行输输输输入入入入、并并并并行行行行输输输输出出出出，也也也也可可可可以以以以串串串串行行行行输输输输入入入入、串串串串行行行行输输输输出出出出，还还还还可可可可以以以以并并并并行行行行输输输输入入入入、串串串串行行行行输输输输出出出出，串串串串行行行行输输输输入入入入、并行输出并行输出并行输出并行输出，十分灵活，用途也很广。，十分灵活，用途也很广。，十分灵活，用途也很广。，十分灵活，用途也很广。第第2页页10.3.1 10.3.1

40、 10.3.1 10.3.1 寄存器寄存器寄存器寄存器 即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要即：无论寄存器中原来的内容是什么，只要送数控制时送数控制时送数控制时送数控制时钟脉冲钟脉冲钟脉冲钟脉冲CPCP上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D D3 3D D0 0，就立即被送入进寄存器中，有就立即被送入进寄存器中，有就立即被送入进寄存器中，有就立即被送入进寄存器中，有异步复位端为异步复位端为低电平时，寄低电平时，

41、寄存器清零；高存器清零；高电平时：无电平时：无CP脉冲到来寄存脉冲到来寄存器保持原态，器保持原态，CP上升沿到来上升沿到来后置数。后置数。第第2页页 构成寄存器的常用芯片有构成寄存器的常用芯片有74LS77（四位双稳锁存器）、（四位双稳锁存器）、74LS100（八位双稳锁存器）、（八位双稳锁存器）、74LS174（六位寄存器）等。（六位寄存器）等。其中锁存器属于电平触发，在送数状态下，输入端送入的数据其中锁存器属于电平触发，在送数状态下，输入端送入的数据电位不能变化，否则将发生电位不能变化，否则将发生“空翻空翻”。下图是。下图是74LS174管脚引线管脚引线功能图，芯片内六个触发器共用一个时钟

42、脉冲功能图，芯片内六个触发器共用一个时钟脉冲CP（上升边沿触（上升边沿触发）和一个异步清零脉冲发）和一个异步清零脉冲(低电平清零低电平清零)。第第2页页 在存数操作之前，先将各个触发器清零。当出现在存数操作之前，先将各个触发器清零。当出现第第第第1 1个移位脉冲个移位脉冲个移位脉冲个移位脉冲CPCP时，待存数码的最高位和时，待存数码的最高位和4个触发器个触发器的数码的数码同时右移同时右移同时右移同时右移1 1位位位位，即待存数码的最高位存入，即待存数码的最高位存入Q3，而，而寄存器原来所存数码的最高位从寄存器原来所存数码的最高位从Q0输出；出现第输出；出现第2个移个移位脉冲时，待存数码的次高位

43、和寄存器中的位脉冲时，待存数码的次高位和寄存器中的4位数码又位数码又同时右移同时右移1位。依此类推，在位。依此类推，在4个移位脉冲作用下，寄个移位脉冲作用下，寄存器中的存器中的4位数码同时右移位数码同时右移4次，待存的次，待存的4位数码便可存位数码便可存入寄存器。入寄存器。10.3.2 10.3.2 10.3.2 10.3.2 移位寄存器移位寄存器移位寄存器移位寄存器并行输出并行输出并行输出并行输出第第2页页第第2页页4 4 4 4位左移移位寄存器位左移移位寄存器位左移移位寄存器位左移移位寄存器并行输出并行输出并行输出并行输出第第2页页集成双向集成双向集成双向集成双向移位寄存器移位寄存器移位寄

44、存器移位寄存器74LS19474LS19474LS19474LS194第第2页页10.3.3 10.3.3 10.3.3 10.3.3 移位寄存器的应用移位寄存器的应用移位寄存器的应用移位寄存器的应用 移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作移位寄存器除了用作接口、延时外，还可以用作计数和伪随机信号发生器。计数和伪随机信号发生器。计数和伪随机信号发生器。计数和伪随机信号发生器。1.1.构成环形计数器构成环形计数器构成环形计数器构成环形计数器 将移位寄存器的串行输出端和串行输入端连在一起，就构将移位寄存器的串行

45、输出端和串行输入端连在一起，就构将移位寄存器的串行输出端和串行输入端连在一起，就构将移位寄存器的串行输出端和串行输入端连在一起，就构成了环形计数器。成了环形计数器。成了环形计数器。成了环形计数器。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CPQ0Q1Q2Q31000010000100001第第2页页波波波波形形形形图图图图由由由由74LS19474LS19474LS19474LS194构成构成构成构成的能自启动的的能自启动的的能自启动的的能自启动的4 4位环形计数器位环形计数器位环形计数器位环形计数器第第2页页2.2.构成扭环环形计数器构成扭环环形计数器构成扭环环

46、形计数器构成扭环环形计数器 用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出用移位寄存器构成扭环环形计数器的结构特点是：将输出触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。触发器的反向输出端与数据输入端相连接。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CPQ0Q1Q2Q300001000110011100001001101111111 当扭环环形计数器的初始状态为当扭环环形计数器的初始状态为000

47、0时，在移位脉冲的作用下，按时，在移位脉冲的作用下，按上图形成状态循环，一般称为有效循环；若初始状态为上图形成状态循环，一般称为有效循环；若初始状态为0100时，将形成时，将形成另一状态循环，称为无效循环。所以，该计数器不能自启动。另一状态循环，称为无效循环。所以，该计数器不能自启动。为了实现电路的自启动，根据无效循环的状态特征为了实现电路的自启动，根据无效循环的状态特征0101和和1101，首，首先保证当先保证当Q30时，时，D01；然后当；然后当Q2Q101时，不论时，不论Q3为何逻辑值，为何逻辑值，D01。据此添加反馈逻辑电路，。据此添加反馈逻辑电路，D0Q3+Q2Q1=Q3Q2Q1，得

48、到能实现自启，得到能实现自启动的扭环环形计数器，如课本上图动的扭环环形计数器，如课本上图10.32所示。所示。第第2页页3 3伪随机序列发生器（伪随机序列发生器（伪随机序列发生器（伪随机序列发生器（mm序列发生器）序列发生器）序列发生器）序列发生器）伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全伪随机序列发生器也属于计数器的一种类型，其输出状态组合除全0状态外，其它状态均在输出中出现，因其输出状态出现的顺序在统计状态外，其它状态均在输出中出现，因其输出状态出现的顺序在统计上十分近似于随机白噪声，故称为伪随机序列发生器。上十分近似于随机白噪声，故称为伪随机序列发生器。电路的构成主要是

49、反馈逻辑电路的确定，通常采用异或门，反馈电电路的构成主要是反馈逻辑电路的确定，通常采用异或门，反馈电路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序路输入信号的选择根据移位寄存器的位数决定。输出相同时伪随机序列的反馈电路不是唯一的。下图所示是一个四位伪随机序列发生器。列的反馈电路不是唯一的。下图所示是一个四位伪随机序列发生器。当伪随机序列发生器的状态为全当伪随机序列发生器的状态为全0状态时，输出全状态时，输出全0序列，序列，所以无法实现自启动。若要实现自启动，可以将各触发器的端所以无法实现自启动。若要实现自启动，可以将各触发器的端的信号相的信号相“与与”后，再和原反馈信号相后，再和

50、原反馈信号相“或或”送入串行输入端。送入串行输入端。1DFF0Q01DFF1Q11DFF2Q21DFF3Q3D0D1D2D3CP=1第第2页页检验学习结果检验学习结果检验学习结果检验学习结果对本节课的内容你掌握对本节课的内容你掌握多少？寄存器、计数器多少？寄存器、计数器的概念你掌握了吗？你的概念你掌握了吗？你能不能说出何谓计数器能不能说出何谓计数器的自启动能力？的自启动能力？试用试用74LS161集成集成芯片构成一个芯片构成一个3位环位环形计数器和形计数器和3位扭环位扭环形计数器。形计数器。用用74LS174构成一个六构成一个六位左移移位寄存器。位左移移位寄存器。看书复习做题看书复习做题试用试