硬件逻辑运算与逻辑电路精选PPT.ppt

《硬件逻辑运算与逻辑电路精选PPT.ppt》由会员分享，可在线阅读，更多相关《硬件逻辑运算与逻辑电路精选PPT.ppt（41页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、关于硬件逻辑运算与逻辑电路1 1第1页，讲稿共41张，创作于星期二2 2相关知识点计算机硬件核心主要是由以数字逻辑电路组成的。计算机硬件核心主要是由以数字逻辑电路组成的。逻辑是指条件和结果之间的关系，即因果关系。因果逻辑是指条件和结果之间的关系，即因果关系。因果关系是二值逻辑，很容易用电子线路来实现。关系是二值逻辑，很容易用电子线路来实现。电路的输入信号作为条件，输出信号作为结果，输入电路的输入信号作为条件，输出信号作为结果，输入输出代表一定逻辑关系。输出代表一定逻辑关系。逻辑代数是描述逻辑代数是描述/分析分析/设计逻辑电路的数学工具设计逻辑电路的数学工具,逻辑代数也逻辑代数也叫布尔代数。叫布

2、尔代数。运用逻辑运算可以设计最简逻辑电路。运用逻辑运算可以设计最简逻辑电路。第2页，讲稿共41张，创作于星期二3 32.1 逻辑代数及基本运算逻辑代数：逻辑代数：是由逻辑变量集、常量是由逻辑变量集、常量“0”“0”、“1”“1”及及 “与与”、“或或”、“非非”等等 运算符号运算符号构成构成 的代数系统。的代数系统。逻辑变量集：逻辑变量集：是指逻辑代数中所有可能的变是指逻辑代数中所有可能的变 量的集合,可用任何字母表示,但 变量的取值只能是变量的取值只能是1 1或或0 0。用简单逻辑代数可描述任何复杂逻辑网络。用简单逻辑代数可描述任何复杂逻辑网络。1 1、三种基本逻辑运算、三种基本逻辑运算逻辑

3、逻辑“与与”运算；逻辑运算；逻辑“或或”运算；逻辑运算；逻辑“非非”运算。运算。第3页，讲稿共41张，创作于星期二4 4(1)(1)逻辑逻辑“与与”运算和运算和“与门与门”电路电路逻辑逻辑“与”又称为逻辑“乘”运算。运算符号：运算符号：“”,“”,“”,“”,“”,“AND”等。等。逻辑表达式：逻辑表达式：L=AL=A B=B=A A B=B=与门电路符号：与门电路符号：真值表：真值表：用表格说明输入输出变量之间的关系。用表格说明输入输出变量之间的关系。A B L=AA B L=A B B0 0 00 0 00 1 00 1 01 0 01 0 01 1 11 1 11 (A、B均为1)0 (

4、A、B中任一为0)ABL第4页，讲稿共41张，创作于星期二5 5(2)(2)逻辑逻辑“或或”运算和运算和“或门或门”电路电路逻辑逻辑“或”又称为逻辑加运算。运算符号：“+”、“v”、“OROR”等。等。逻辑表达式：逻辑表达式：L=A+B=AB=或门电路符号：逻辑真值表：逻辑真值表：A B L=A+BA B L=A+B0 0 00 0 00 1 10 1 11 0 11 0 11 1 11 1 1LAB1 (A、B中任一为1)0 (A、B均为0)第5页，讲稿共41张，创作于星期二6 6(3)(3)逻辑逻辑“非”运算和“非门”电路逻辑逻辑“非非”又称为逻辑反运算又称为逻辑反运算.运算符号：“”（上

5、横线）（上横线）逻辑表达式为：逻辑表达式为：L=L=非门电路符号：非门电路符号：逻辑真值表：逻辑真值表：A L0 11 0A A1 （A=0）0 （A=1）L第6页，讲稿共41张，创作于星期二7 7（4 4）常用的组合逻辑单元常用的组合逻辑单元 基本逻辑运算可以构成复杂逻辑关系；基本逻辑运算可以构成复杂逻辑关系；基本逻辑电路也可以形成组合逻辑电路和时序电路。基本逻辑电路也可以形成组合逻辑电路和时序电路。常见组合逻辑及其电路如下：常见组合逻辑及其电路如下：与非门与非门 逻辑表达式：逻辑表达式：真值表：真值表：电路符号：电路符号：A A B B L L0 0 0 0 1 10 0 1 1 1 11

6、 1 0 0 1 11 1 1 1 0 0ABL .L=AB第7页，讲稿共41张，创作于星期二8 8 或非门 逻辑表达式：L=A+BL=A+B真值表：A B L0 0 1 0 0 1 电路符号：电路符号：0 1 00 1 01 0 01 0 01 1 01 1 0异或门异或门 逻辑表达式：逻辑表达式：L=AL=AB=AB+ABB=AB+AB真值表：A B L A B L 电路符号：电路符号：0 0 00 0 0 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0LABLAB第8页，讲稿共41张，创作于星期二9 9 逻辑表达式：L=AB=AB=AB+AB 真值表：A B L0

7、 0 1 电路符号：0 1 0 1 0 01 1 1LAB同或门同或门第9页，讲稿共41张，创作于星期二10102、基本运算规律和公式基本运算：基本运算：加：A+0=A，A+1=1，A+A=A，A+A=1乘：乘：A A 0=0，A A1=1=A A，A A A=AA=A，A A A=0A=0非：A+A=1A+A=1，A A A=0A=0，A=AA=A基本公式：基本公式：吸收律，分配律，交换律，结合律，反演律吸收律，分配律，交换律，结合律，反演律(见教材见教材 p34p34页页)第10页，讲稿共41张，创作于星期二1111#吸收律：A+AB=A证明：证明：A+AB=AA+AB=A（1+B1+B）

8、=A=A1=1=A A（A+B）=A证明：证明：AA+AB=A+AB=AAA+AB=A+AB=A A+AB=A+B证明：证明：A+AB=A+AB+ABA+AB=A+AB+AB=A+=A+（A+AA+A）B=A+1B=A+BB=A+1B=A+B第11页，讲稿共41张，创作于星期二1212#分配律：A(B+C)=AB+AC (A+B)(A+C)=A+BC 证明：证明：(A+B)(A+C)A+B)(A+C)=A A+A C+B A+B C =A(1+C+B)+B C =A(1+C+B)+B C =A+B C =A+B C第12页，讲稿共41张，创作于星期二1313#交换律：A+B=B+A AB=BA

9、#结合率：（A+B）+C=A+（B+C）（A B）C=A（B C）#反演律：ABC=A+B+C A+B+C=A B C 第13页，讲稿共41张，创作于星期二14142.2 逻辑函数三种表示法1 1、真值表：、真值表：由逻辑变量的所有可能取值的组合及其对应由逻辑变量的所有可能取值的组合及其对应的逻辑函数的逻辑函数 值所构成的表格。例：例：设计三人表设计三人表 决逻辑电路。得决逻辑电路。得 到真值表如右：到真值表如右：ABCABC为选票，为选票，F F为选举结果。为选举结果。NO A BC F M0 0 00 0 M1 0 01 0 M2 0 10 0 M3 0 11 1 M4 1 00 0 M5

10、 1 01 1 M6 1 10 1 M7 1 11 1第14页，讲稿共41张，创作于星期二15152、逻辑表达式：由逻辑变量、逻辑常量和运算符组成的表达式。由逻辑变量、逻辑常量和运算符组成的表达式。它是逻辑变量的函数，也是设计逻辑电路的根据。它是逻辑变量的函数，也是设计逻辑电路的根据。根据真值表可以列出逻辑表达式。根据真值表可以列出逻辑表达式。方法是：方法是：把真值表中所有使函数值为把真值表中所有使函数值为1 1的自变量组合项的自变量组合项 “或或”起来。起来。例如，前述三人表决真值表的逻辑表达式为：例如，前述三人表决真值表的逻辑表达式为：F(A,B,C)=ABC+ABC+ABC+ABC F(

11、A,B,C)=ABC+ABC+ABC+ABC第15页，讲稿共41张，创作于星期二1616 每个逻辑表达式均可用一个逻辑电路实现。如果能够每个逻辑表达式均可用一个逻辑电路实现。如果能够用最简单的逻辑表达式描述一个逻辑关系，就可以用最用最简单的逻辑表达式描述一个逻辑关系，就可以用最简单的电路实现之。因此，化简逻辑表达式具有十分重简单的电路实现之。因此，化简逻辑表达式具有十分重要的意义。要的意义。下面以三人表决逻辑为例说明化简方法：下面以三人表决逻辑为例说明化简方法：第16页，讲稿共41张，创作于星期二1717 根据化简后的逻辑表达式根据化简后的逻辑表达式 F=AB+BC+AC，可以画出相应的三人表

12、决逻辑电路如下：可以画出相应的三人表决逻辑电路如下：由逻辑表达式进行化简需要较强的技巧，由逻辑表达式进行化简需要较强的技巧，不熟练者很难判断，而卡诺图则直观方便。不熟练者很难判断，而卡诺图则直观方便。ABCABBCACF第17页，讲稿共41张，创作于星期二18183、卡诺图：逻辑关系的一种图形表示形式。逻辑关系的一种图形表示形式。同时也是化简逻辑表达式的一种非常有效的方法。同时也是化简逻辑表达式的一种非常有效的方法。卡诺图是一种直观的平面方块图。它根据输入变量的数量卡诺图是一种直观的平面方块图。它根据输入变量的数量n n将平面划分为将平面划分为2 2n n 个方格，个方格，用来表示全部输入变量

13、组合项或者表示全部输出项。用来表示全部输入变量组合项或者表示全部输出项。下面举例对此进行说明。下面举例对此进行说明。二维卡诺图 输入为X1、X2，输出为 F。左下图为真值表，右下图为卡诺图。卡诺图左边和上边书写自变量的可能取值，中间则表明 Mi最小项。最小项即一行真值表中各自变量或其“非”的逻辑乘积项。NO X1 X2 FM0 0 0 F0M1 0 1 F1M2 1 0 F2M3 1 1 F3X101X20 1M0M1M2M3第18页，讲稿共41张，创作于星期二1919三维卡诺图输入为X1、X2、X3，输出为 F。左下图为真值表，右下图为卡诺图。卡诺图的左边上边书写自变量的可能取值，规则是最小

14、跳跃。中间则表明最小项。NO X1 X2 X3 FM0 0 0 0 F0M1 0 0 1 F1M2 0 1 0 F2M3 0 1 1 F3M4 1 0 0 F4M5 1 0 1 F5M6 1 1 0 F6M7 1 1 1 F7 M0 M1 M2 M3 M6 M7 M4 M5X1X2X30 100 011110第19页，讲稿共41张，创作于星期二2020卡诺图简化规则A 1 1 1 1BC00 01 11 1001仍以前面所述的三人表决逻辑为例。根据真值表得到的逻辑表达式为：F(A,B,C)=ABC+ABC+ABC+ABCBCACAB根据卡诺图化简结果：F=AB+BC+ACNO A B C FM

15、0 0 0 0 0M1 0 0 1 0M2 0 1 0 0M3 0 1 1 1M4 1 0 0 0M5 1 0 1 1M6 1 1 0 1M7 1 1 1 1第20页，讲稿共41张，创作于星期二2121卡诺图简化规则卡诺图简化规则若任何两个标“1”的相邻单元可以形成一个圈，就可以消去一个变量；若任何四个标“1”的相邻单元可以形成一个圈，就可以消去两个变量；若任何八个标“1”的相邻单元可以形成一个圈，就可以消去三个变量；卡诺图化简的过程就是在卡诺图上找出能够覆盖给定函数全部为1的单元的个数最少同时覆盖面尽可能大的圈，然后写出其最简逻辑表达式。第21页，讲稿共41张，创作于星期二2222ABCD

16、00 01 11 100001111011111111例：试用卡诺图化简下面的逻辑表达式。解：根据逻辑表达式做出卡诺图如下：根据卡诺图化简 规则，最后得到 化简后的结果：第22页，讲稿共41张，创作于星期二2323ABCD 00 01 11 101111000111101111例：试用卡诺图化简下面的逻辑表达式。解：根据逻辑表达式做出卡诺图如下：根据卡诺图化简 规则，最后得到 化简后的结果：第23页，讲稿共41张，创作于星期二24242.3 逻辑代数的应用1、逻辑代数在数据处理方面的应用：例：对寄存器中内容进行操作例：对寄存器中内容进行操作1）将8位寄存器R中的d5位清零，其它位不变。2）将8

17、位寄存器R中的数据全部置“1”。3）设有三个八位寄存器R1R2R3，试把R1中的高四 位和R2中的低四位合并成一个字节存入R3。解：R(11011111)R R=R(11011111)解：R+(11111111)R R=R+(11111111)解：R3=R1 (11110000)+R2 (00001111)第24页，讲稿共41张，创作于星期二25252、逻辑代数在电路设计方面的应用例例1 1：设计一个：设计一个1 1位二进制全加器电路（包括进位位位二进制全加器电路（包括进位位C C）根据题意列出真值表如右：其中其中A A为被加数，为被加数，B B为加数，为加数，C C为为低级进位信号，低级进位

18、信号，S Si i为和，为和，C Ci i为本为本级向上进位信号。级向上进位信号。根据真值表得到逻辑表达式：S Si i=ABC+ABC+ABC+ABCC Ci i=ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC A B C S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 第25页，讲稿共41张，创作于星期二2626用代数法对“S i”进行化简：i对Ci采用卡诺图进行化简得到：A 1 1 1 1BC00 01 11 1001BCACABiC i=ABC

19、+ABC+ABC+ABC第26页，讲稿共41张，创作于星期二2727根据上述结果画出的一位全加器的逻辑电路图如下：iiC iS i第27页，讲稿共41张，创作于星期二2828例例2 2：设：设X=X1X2X=X1X2，Y=Y1Y2是两个二进制整数，写出判断XY的逻辑表达式。的逻辑表达式。解：解：输入变量输入变量:X1X1，X2X2，Y1Y1，Y2Y2 输出变量输出变量:F=1 (XY)F=1 (XY)F=0(XY)F=0(XY)X1 X2 Y1 Y2 F0 1 0 0 11 0 0 0 11 1 0 0 1 1 0 0 1 11 1 0 1 11 1 1 0 1 用卡诺图化简：Y1Y200 0

20、1 11 10000111101 11 1 1 11 11 11 1X1Y1X1X2X2Y1Y2X1X2Y2第28页，讲稿共41张，创作于星期二29292.4 计算机中常用的逻辑部件1 1、半导体存储逻辑电路、半导体存储逻辑电路 触发器：触发器：计算机中存放一位二进制信息的基本 单元器件。单元器件。触发器有两种稳定状态，分别表示触发器有两种稳定状态，分别表示0 0，1 1。其状态取决于当前输入和以前的存储状态其状态取决于当前输入和以前的存储状态(时序逻辑电路时序逻辑电路)。常用的基本触发器有D D触发器触发器和和J-KJ-K触发器等。等。这里重点介绍D D触发器。触发器。第29页，讲稿共41张

21、，创作于星期二3030 D触发器输入 输出S CLR CLK D Q0 0 1 10 0 0 01 0 X X 10 1 X X 0 电路符号：D为数据输入端；CLK为时钟信号；S为置位信号端；CLR复位信号端；Q为输出信号端。D触发器功能表：正跳变触发有效。D S Q CLK CLR Q第30页，讲稿共41张，创作于星期二31312、寄存器计算机中常用部件，用于暂存二进制信息。计算机中常用部件，用于暂存二进制信息。寄存器可由多个触发器组成。每个触发器存寄存器可由多个触发器组成。每个触发器存1 1BitBit，N N个触发器储存个触发器储存N N位二进制数据。位二进制数据。下图为由4个D触发器

22、组成的四位缓冲寄存器。触发器组成的四位缓冲寄存器。Q3D3 CLKX3 Q2D2 CLKX2 Q1D1 CLKX1 Q0D0 CLKX0控制端第31页，讲稿共41张，创作于星期二32323、三态门D输入端L输出端E使能端当E=1时，其输出等于输入，是同相门；当E=0时，输出与输入呈现高电阻隔离。计算机中用做数据输出器件，当不输出数据时，可令E=0，使对总线无影响，因而多个器件可同时连到总线上。DEL第32页，讲稿共41张，创作于星期二33334 4、译译 码码 器器74LS138译码器：G1G2AG2BCBAY0Y7 译码输出译码输出译码输入译码输入译码使能译码使能译码：把某组编码翻译为唯一的

23、输出。译码器：有3-8译码器，4-16译码器等多种。3838译码器输入信号有三个：译码器输入信号有三个：C C、B B、A A（A A为低位），三位二进为低位），三位二进制数可组成制数可组成8 8个不同数字，因此个不同数字，因此可分别选中输出可分别选中输出Y Y0 0到到Y Y7 7的某一个的某一个输出故称为输出故称为 8 8选选1 1译码器。译码器。G G1 1、G G2A2A、G G2B2B为芯片选择端为芯片选择端G G1 1G G2A2AG G2B2B=1 0 0=1 0 0时有效。时有效。第33页，讲稿共41张，创作于星期二343474LS138真值表真值表 1 1 1 1 1 1 1

24、 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1

25、1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 10 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 10 1 1 0 1 0 1 1 1 1 0 0 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 Y Y0 0 Y Y1 1 Y Y2 2 Y Y3 3 Y Y4

26、4 Y Y5 5 Y Y6 6 Y Y7 7 C B A C B A GG1 1 G G2A 2A GG2B2B输输 出出 端端输输 入入 端端使使 能能 端端第34页，讲稿共41张，创作于星期二35355、数据分配器数据传输过程中，常常需要将一路数据分配到多路装置中指定的某一路中，执行这种功能的电路叫数据分配器。下面以四路数据分配器为例进行说明：DA1A0SW0W1W2W3A1 A0 D W0 0 D W0=D0 1 D W1=D 1 0 D W2=D1 1 D W3=D第35页，讲稿共41张，创作于星期二36366、数据选择器 逻辑功能是在地址选择信号的控制下，从多路数据中选择一种作为逻辑

27、功能是在地址选择信号的控制下，从多路数据中选择一种作为输出信号。又称多路开关或多路选择器。输出信号。又称多路开关或多路选择器。以四选一选择器为例：以四选一选择器为例：FD0D1D2D3A1A0地址A1A0 输出F 0 0 D0 0 1 D1 1 0 D2 1 1 D3第36页，讲稿共41张，创作于星期二37372.5 计算机中的常用数据校验方法 奇偶校验采用冗余校验方法：采用冗余校验方法：即在基本的有效数据外，再扩充部分位，增即在基本的有效数据外，再扩充部分位，增加部分（冗余部分）被称为校验位。将校验位加部分（冗余部分）被称为校验位。将校验位与数据位一起按某种规则编码，写入存储器或与数据位一起

28、按某种规则编码，写入存储器或向外发送。当从存储器读出或接收到外部传入向外发送。当从存储器读出或接收到外部传入的代码时，再按相应的规则进行判读。若约定的代码时，再按相应的规则进行判读。若约定的规则被破坏，则表示出现错误。根据错误的的规则被破坏，则表示出现错误。根据错误的特征进行修正恢复。特征进行修正恢复。第37页，讲稿共41张，创作于星期二3838几个名词概念：码字：由若干代码组成的一个字。如如84218421码中码中6 6（01100110），），7 7（01110111）码距：一种码制中任意两个码字间的最小距离。距离：两个码字之间不同的代码个数。84218421码中，最小的码距为码中，最小的

29、码距为1 1，如，如00000000和和 0001 0001、00100010和和00110011等；最大码距为等；最大码距为4 4，如如01110111和和10001000。84218421码的码距为码的码距为1 1。码距为1，即不能查错也不能纠错。码距越大，查错、纠错能力越强。第38页，讲稿共41张，创作于星期二3939奇偶校验法 奇偶校验法是计算机中广泛采用的检查传输数据准确性的方法。奇偶校验法的原理是：在每组数据信息上附加一个校验位，校验位的取在每组数据信息上附加一个校验位，校验位的取值（值（0 0或或1 1）取决于这组信息中）取决于这组信息中11的个数和校验方的个数和校验方式（奇或偶

30、校验）。式（奇或偶校验）。如果采用奇校验，则这组数据加上校验码位后数据中如果采用奇校验，则这组数据加上校验码位后数据中1的个数应为奇数个。如果采用偶校验，则这组数据加上校验码位后数如果采用偶校验，则这组数据加上校验码位后数据中据中1 1的个数应的个数应为偶数为偶数个。个。第39页，讲稿共41张，创作于星期二4040例如：八位信息10101011中共有5个1，附加校验位后变为九位。若采用奇校验，则附加的校验位应取0值，保证1的个数为奇数个即010101011；若采用偶校验则附加的校验位应取1值,即10101011。奇偶校验的特点：1、奇偶校验法使数据的码距为2，因而可检出 数据传送过程中奇数个数位出错的情况；2、实际中两位同时出错的概率极低，奇偶校验法简便可靠易行，但它只能发现错误，却不知错在何处，因而不能自动纠正。第40页，讲稿共41张，创作于星期二感感谢谢大大家家观观看看第41页，讲稿共41张，创作于星期二