PCB技巧问答-XXXX0821.doc

《PCB技巧问答-XXXX0821.doc》由会员分享，可在线阅读，更多相关《PCB技巧问答-XXXX0821.doc（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCB技巧问答-XXXX0821PCB技巧问答2008-08-28 16:56:38|分类： PCB |标签： |字号大中小订阅 Q: 请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的性能价格比（含仿真）？可否分别说明。 A: 限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主张的原则是够用就好。 常规的电路设计，INNOVEDA 的 PADS 就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟

2、和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。 以上观点纯属个人观点！ Q: 当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这方面的措施。 A: 既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做

3、仔细的分析，并相应的尝试用不同的方法来解决。要按照具体的应用来看，可以尝试一下以下的方法。 0：存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以选用线性电源。 1：选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。 2：将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。 3：尝试采用滤波的方式去除干扰。 Q: 线路板设计如果考虑EMC，必定提高不少成本。请问如何尽可能的答道EMC要求，又不致带太大的成本压力？谢谢。 A: 在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的，但是我们可以通过印制板来改善它

4、： 合理的器件布局，主要是感性的器件的放置，尽可能的短的布线连接，同时合理的接地分配，在可能的情况下将板上所有器件的 Chassis ground 用专门的一层连接在一起，设计专门的并与设备的外壳紧密相连的结合点。在选择器件时，应就低不就高，用慢不用快的原则。 Q: 我希望PCB方面： 1.做PCB的自动布线。 2.（1）+热分析 3.（1）+时序分析 4.（1）+阻抗分析 5.（1）+（2）+（3） 6.（1）+（3）+（4） 7.（1）+（2）+（3）+（4） 我应当如何选择，才能得到最好的性价比。我希望PLD方面： VHDL编程-仿真-综合-下载等步骤，我是分别用独立的工具好？还是用PL

5、D芯片厂家提供的集成环境好？ A: 目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。 PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。 Q: pcb设计中需要注意哪些问题？ A: PCB设计时所要注意的问题随着应用产品的不同而不同。就象数字电路与仿真电路要注意的地方不尽相同那样。以下仅概略的几个要注意的原则。 1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。这些都会影响信号品质，甚至电磁辐射问题。 2、电源和地相关的走线与过孔(via

6、)要尽量宽，尽量大。 3、不同特性电路的区域配置。良好的区域配置对走线的难易，甚至信号质量都有相当大的关系。 4、要配合生产工厂的制造工艺来设定DRC (Design Rule Check)及与测试相关的设计(如测试点)。 其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。 Q: 在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件。 A: 一般EMI/EMC设计时需要同时考虑辐射(ra

7、diated)与传导(conducted)两个方面. 前者归属于频率较高的部分(30MHz)后者则是较低频的部分(输入原理网表-设计参数设置-手工布局-手工布线-验证设计复查-CAM输出。二、参数设置相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。最小间距至少要能适合承受的电压，在布线密度较低时，信号线的间距可适当地加大，对高、低电平悬殊的信号线应尽可能地短且加大间距，一般情况下将走线间距设为 8mil。焊盘内孔边缘到印制板边的距离要大于1mm，这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时，要将焊盘与走线之间的连接设计成水滴状，这样的好处是焊盘不容易起

8、皮，而是走线与焊盘不易断开。三、元器件布局实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声；由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，因此，在设计印制电路板的时候，应注意采用正确的方法。每一个开关电源都有四个电流回路： (1). 电源开关交流回路 (2). 输出整流交流回路 (3). 输入信号源电流回路 (4). 输出负载电流回路输入回路通过一个近似直流的电流对输入电容充电，滤波电容主要起到一个宽带储能作用；类似地，输出滤波电容也用来储存来自输出整

9、流器的高频能量，同时消除输出负载回路的直流能量。所以，输入和输出滤波电容的接线端十分重要，输入及输出电流回路应分别只从滤波电容的接线端连接到电源；如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连，交流能量将由输入或输出滤波电容并辐射到环境中去。电源开关交流回路和整流器的交流回路包含高幅梯形电流，这些电流中谐波成分很高，其频率远大于开关基频，峰值幅度可高达持续输入/输出直流电流幅度的5倍，过渡时间通常约为 50ns。这两个回路最容易产生电磁干扰，因此必须在电源中其它印制线布线之前先布好这些交流回路，每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此

10、相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下： 放置变压器 设计电源开关电流回路 设计输出整流器电流回路 连接到交流电源电路的控制电路 设计输入电流源回路和输入滤波器 设计输出负载回路和输出滤波器根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则：(1) 首先要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小则散热不好，且邻近线条易受干扰。电路板的最佳形状矩形，长宽比为3：2或4：3，位于电路板边缘的元器件，离电路板边缘一般不小于2mm。 (2) 放置器件时要考虑

11、以后的焊接，不要太密集. (3) 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、 整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接, 去耦电容尽量靠近器件的VCC。 (4) 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 (5) 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 (6) 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起。 (7) 尽可能地减小环路面积,以抑制开关电源的辐射干扰。四、布

12、线开关电源中包含有高频信号，PCB上任何印制线都可以起到天线的作用，印制线的长度和宽度会影响其阻抗和感抗，从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。因此应将所有通过交流电流的印制线设计得尽可能短而宽，这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。印制线的长度与其表现出的电感量和阻抗成正比，而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长，长度越长，印制线能发送和接收电磁波的频率越低，它就能辐射出更多的射频能量。根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源

13、线、地线的走向和电流的方向一致，这样有助于增强抗噪声能力。接地是开关电源四个电流回路的底层支路，作为电路的公共参考点起着很重要的作用，它是控制干扰的重要方法。因此，在布局中应仔细考虑接地线的放置，将各种接地混合会造成电源工作不稳定。在地线设计中应注意以下几点： 1. 正确选择单点接地通常，滤波电容公共端应是其它的接地点耦合到大电流的交流地的唯一连接点，同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上，主要是考虑电路各部分回流到地的电流是变化的，因实际流过的线路的阻抗会导致电路各部分地电位的变化而引入干扰。在本开关电源中，它的布线和器件间的电感影响较小，而接地电路形成

14、的环流对干扰影响较大，因而采用一点接地，即将电源开关电流回路（中的几个器件的地线都连到接地脚上，输出整流器电流回路的几个器件的地线也同样接到相应的滤波电容的接地脚上，这样电源工作较稳定，不易自激。做不到单点时，在共地处接两二极管或一小电阻，其实接在比较集中的一块铜箔处就可以。 2. 尽量加粗接地线若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏，因此要确保每一个大电流的接地端采用尽量短而宽的印制线，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线，如有可能，接地线的宽度应大于3mm，也可用大面积铜层作地线用,在印制板上把没被

15、用上的地方都与地相连接作为地线用。进行全局布线的时候，还须遵循以下原则： (1).布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要求的前提下）。 (2).设计布线图时走线尽量少拐弯，印刷弧上的线宽不要突变，导线拐角应90度,力求线条简单明了。 (3).印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“

16、绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。因采用单面板，直插元件位于top面，表贴器件位于bottom面，所以在布局的时候直插器件可与表贴器件交叠，但要避免焊盘重叠。 3输入地与输出地本开关电源中为低压的DCDC，欲将输出电压反馈回变压器的初级，两边的电路应有共同的参考地，所以在对两边的地线分别铺铜之后，还要连接在一起，形成共同的地。五、检查布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理，是否

17、满足生产要求。电源线和地线的宽度是否合适，在PCB中是否还有能让地线加宽的地方。注意：有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。六、复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置，还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。七、设计输出 输出光绘文件的注意事项： a. 需要输出的层有布线层（底层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（底层阻焊）、钻孔层（底层），另外还要生成钻孔文件（NC Drill） b.

18、 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Linec. 在设置每层的Layer时，将Board Outline选上，设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line。d. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改。查看(6) 评论(0) 收藏 推荐 主板走线和布局设计 2006-11-20 10:08:00 对于一块主板而言，除应在零部件用料（如采用优质电容、三相电源线路等）方面下功夫外，主板的走线和布局设计也是非常重要的。由于主板走线和布局设

19、计的形式很多，技术性非常强，因此这也是优质主板与劣质主板的一大分别。但是，普通消费者如何才能分辩出一块主板设计得好坏与否呢？下面，笔者就为大家简单分析一下，使大家在选购主板时有更全面的参考依据。一、解读主板的走线设计 1、时钟线等长概念在一块主板上，从北桥芯片到CPU、内存、AGP插槽的距离应该相等，这是主板设计的基本要求，即所谓的“时钟线等长”概念。作为CPU与内存连接桥梁的北桥芯片，在布局上是很有讲究的。例如，部分有开发实力的主板厂商，就在北桥芯片的安排布局上采用旋转45度的巧妙设计，不但缩短了北桥芯片与CPU、内存插槽及AGP插槽之间的走线长度，而且更能使时钟线等长。2、蛇行走线的误区蛇

20、行线(图1)是一种电脑主板上常见的走线形式（玩过诺基亚手机游戏贪食蛇的人应该不会陌生）。主板上的走线设计是一门专业学问，有人认为蛇行线越多就说明有越高的设计水平，这个观点是错误的 其实，在一块主板上采用蛇行线的原因有两个：一是为了保证走线线路的等长。因为像CPU到北桥芯片的时钟线，它不同于普通家电的电路板线路，在这些线路上以100MHz左右的频率高速运行的信号，对线路的长度十分敏感。不等长的时钟线路会引起信号的不同步，继而造成系统不稳定。故此，某些线路必须以弯曲的方式走线来调节长度。另一个使用蛇行线的常见原因为了尽可能减少电磁辐射(EMI)对主板其余部件和人体的影响。因为高速而单调的数字信号会

21、干扰主板中各种零件的正常工作。通常，主板厂商抑制 EMI的一种简便方法就是设计蛇形线，尽可能多地消化吸收辐射。但是，我们也应该看到，虽然采用蛇行线有上面这些好处，也并不是说在设计主板走线时使用的蛇行线越多越好。因为过多过密的主板走线会造成主板布局的疏密不均，会对主板的质量有一定的影响。好的走线应使主板上各部分线路密度差别不大，并且要尽可能均匀分布，否则很容易造成主板的不稳定。 3、忌用“飞线”主板 判断一块主板走线的好坏，还可以从走线的转弯角度看出来。好的主板布线应该比较均匀整齐，走线转弯角度不应小于135度。因为转弯角度过小的走线在高频电路中相当于电感元件，会对其它设备产生干扰。而某些设计水

22、平很差的主板厂商在设计走线时，由于技术实力原因往往会导致最后的成品有缺陷。此时，便采取人工修补的方法来解决问题，这种因设计不合理而出现的导线，称之为“飞线”（图2）。如果一块主板上有飞线，就证明该主板的走线设计有一些问题。 二、解读主板的布局设计主板的布局主要是从板上各部件（如集成电路芯片、电阻、电容、插槽等）的位置安排，以及线路走线来体现的。好的主板在行家的眼里看起来，几乎就是一件精美的艺术品（图3）。 通常，芯片组厂商在向主板厂商供货时会提供芯片组的设计指南(CHIPSET DESIGN GUIDE)。同时，一般还会有基于标准的样板，即所谓的“工程板，公板”。主板大厂商一般都按照标准板的设

23、计，做出符合官方芯片组所提供技术标准的主板，这样的产品质量有保障，但是价格较高。反之，某些中小厂商往往为了均衡成本与功能的关系，对主板结构布局大肆修改，这些产品的质量可谓良莠不齐。大致说来，普通消费者在选购主板时对布局应注意以下几点：1、认准公板设计前面说到，有些主板厂商为节约成本，降低价格，不但将主板的体积改小，也不使用公板设计，甚至还在主板用料上作相应调整，只满足芯片组所提的基本性能要求。这种降低成本的做法是对厂商的主板布局设计能力的一个考验：在更小的空间里放置同样多的扩展插槽，还要维持稳定性及限制电磁干扰，这样主板结构安排设计的合理性就显得特别重要，稍微有一点设计不合理就会导致死机。从这

24、点来看，实力不济的厂商就很容易在这些地方出现漏洞，主板不稳定、性能较差都是由此造成的。因此，对于消费者而言，如果没有什么特殊要求，还是选择采用公板设计的主板比较好。如何鉴别主板是不是公板设计，那就要看用户对芯片组的掌握程度了。比如说某芯片组最多提供6PCI接口，但是用户购买的主板虽然采用此芯片组，却只提供了4个PCI接口，这就是非公板设计。事实上，在主板世界中厂商很少会完全按照公板进行设计。2、观察CPU插座的位置CPU插座的位置很重要。如果过于靠近主板上边沿，则在一些空间比较狭小或者电源位置不合理的机箱内会出现安装CPU散热器比较困难的情况(尤其在用户想换散热器而又不愿把整块主板拆出来的时)

25、。同理，CPU插座周围的电解电容也不应该靠得太近（图4），否则一是安装散热器不方便(甚至有些CPU大型散热器根本就没法安装)，二则有可能损坏电解电容。 3、观察ATX电源的位置（图5）几乎每块主板的ATX电源接口位置都不太一样。比较合理的位置应该是在主板上边沿靠右的一侧或者在 CPU插座与内存插槽之间，而不应该出现在CPU插座与左侧I/O接口之间。这样可以避免一些电源的接线过短的尴尬，也不会出现妨碍CPU散热器安装或者影响CPU周围空气流通的问题。 4、观察内存插槽的位置（图6）要注意在安装比较长的AGP显卡后，与显示卡相邻内存插槽的卡扣会不会打不开。如果为换内存而必须把显卡拆下来，那就比较麻

26、烦了。另外，内存插槽也不应太靠近主板右侧边沿，否则有可能会导致安装光驱时光驱与内存条相碰。 5、观察软驱和IDE设备接口位置软驱和IDE接口的位置，如果在主板右侧靠下，需考虑是否会被光驱所妨碍；如果在主板右侧靠下，则既要考虑会不会妨碍到安装比较长的PCI界面卡，又要考虑到假如机箱比较大，可能会出现IDE数据线不够长的情况。由此可见，主板结构布局上的问题不仅可能影响稳定性，有时候一些细节问题还会导致消费者使用的不方便。有实力的主板厂商往往会充分考虑到用户使用的方便性，比如说一些大型电容就不宜放置在PCI插槽、AGP插槽附近，因为它们有可能会阻碍一部分扩展卡的插入。又如现在CPU散热器体积越来越大

27、，这就要求CPU插座附近的大容量电解电容不能离插座太近，应给体积庞大的CPU散热器预留足够的空间。但同时为了提高电源质量，为了CPU的稳定，又必须在CUP插座附近安置大量的电解电容。对于一些大厂商而言，往往会将这两点处理的很好，如果是一些小厂家的话，可能就不知道该怎么办了。查看(8) 评论(0) 收藏 推荐 印刷电路板的抗干扰设计原则 2006-11-20 09:56:00 一 电源线布置：1、根据电流大小，尽量调宽导线布线。2、电源线、地线的走向应与资料的传递方向一致。3、在印制板的电源输入端应接上10100F的去耦电容。二 地线布置：1、数字地与模拟地分开。2、接地线应尽量加粗，致少能通过

28、3倍于印制板上的允许电流，一般应达23mm。3、接地线应尽量构成死循环回路，这样可以减少地线电位差。三 去耦电容配置：1、印制板电源输入端跨接10100F的电解电容，若能大于100F则更好。2、每个集成芯片的Vcc和GND之间跨接一个0.010.1F的陶瓷电容。如空间不允许，可为每410个芯片配置一个110F的钽电容。3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。4、在单片机复位端“RESET”上配以0.01F的去耦电容。5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。四 器件配置：1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离

29、其它低频器件。2、小电流电路和大电流电路尽量远离逻辑电路。3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。五 功率线、交流线和信号线分开走线功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。六 其它原则：1、总线加10K左右的上拉电阻，有利于抗干扰。2、布线时各条地址线尽量一样长短，且尽量短。3、PCB板两面的线尽量垂直布置，防相互干扰。4、去耦电容的大小一般取C=1/F，F为数据传送频率。5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。7、采用全译码比线译码具有较

30、强的抗干扰性。 为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感.(由于电感的直流电阻较大,不能用电感作为高频扼流圈).当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁磁屏蔽对500KHz的高频噪声效果并不明显，

31、薄铜皮屏蔽效果要好些。使用镙丝钉固定屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀七用好去耦电容集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1F。这个电容的分布电感的典型值是5H。0.1F的去耦电容有5H的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最好不用电解

32、电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1F,100MHz取0.01F。在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。例如1000pF的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。八降低噪声和电磁干扰的经验印刷电路板的抗干扰设计原则1.可用串个电阻的办法，降低控制电路上下沿跳变速率。2.尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。3.I/O驱动电路尽量靠近印制板边。4.闲置不用的门

33、电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。5.尽量用45折线而不用90折线, 布线以减小高频信号对外的发射与耦合。6.时钟线垂直于I/O线比平行于I/O线干扰小。6.元件的引脚要尽量短。8.石英晶振下面和对噪声特别敏感的元件下面不要走线。9.弱信号电路、低频电路周围地线不要形成电流环路。10. 需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起2pF10pF的分布电容；一个线路板上的接插件，有520H的分布电感；一个双列直插的24引脚集成电路插座，引入4H18H的分布电感。(2004-

34、11-24 17:43)一 电源线布置：1、根据电流大小，尽量调宽导线布线。2、电源线、地线的走向应与资料的传递方向一致。3、在印制板的电源输入端应接上10100F的去耦电容。二 地线布置：1、数字地与模拟地分开。2、接地线应尽量加粗，致少能通过3倍于印制板上的允许电流，一般应达23mm。3、接地线应尽量构成死循环回路，这样可以减少地线电位差。三 去耦电容配置：1、印制板电源输入端跨接10100F的电解电容，若能大于100F则更好。2、每个集成芯片的Vcc和GND之间跨接一个0.010.1F的陶瓷电容。如空间不允许，可为每410个芯片配置一个110F的钽电容。3、对抗噪能力弱，关断电流变化大的

35、器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。4、在单片机复位端“RESET”上配以0.01F的去耦电容。5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。四 器件配置：1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。2、小电流电路和大电流电路尽量远离逻辑电路。3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。五 功率线、交流线和信号线分开走线功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。六 其它原则：1、总线加10K左右的上拉电阻，有利于抗干扰。2、布线时各条地址线尽量一样长短，且尽量短。3、PCB板两面的线尽量垂直

36、布置，防相互干扰。4、去耦电容的大小一般取C=1/F，F为数据传送频率。5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。7、采用全译码比线译码具有较强的抗干扰性。 为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地模拟地在接向公共接地点时，要用高频扼流环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感.(由于电感的直流电阻较大,不能用电感作为高频扼流圈).当印刷电路

37、板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁磁屏蔽对500KHz的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。使用镙丝钉固定屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀七用好去耦电容集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1F。这个电容的分布电感的典型值是5H。0.1F的去耦电容有5H的分布电感，它的并行共振频率大约在7MHz左右，也就

38、是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1F,100MHz取0.01F。在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。例如1000pF的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。八降低噪声和电磁干扰的经验印刷电路板的抗干扰设计原则1.可用串个电阻的办法，降低控制电路上下沿跳变速率。2.尽量让时钟信号电路周围的电势趋近于0，用