精品大学课件--南开大学数字电子--第五章 时序逻辑电路.doc
《精品大学课件--南开大学数字电子--第五章 时序逻辑电路.doc》由会员分享,可在线阅读,更多相关《精品大学课件--南开大学数字电子--第五章 时序逻辑电路.doc(32页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、2022年-2023年建筑工程管理行业文档 齐鲁斌创作本文档由标准美女(标准王国)整理,仅作学习交流使用。如文档存在缺页、字迹模糊、乱码等情况,请大家通过论坛消息与我联系。 第 五 章 时序逻辑电路 内容提要这一章介绍时序逻辑电路的特点以及时序逻辑电路的分析方法和设计方法。触发器是组成时序逻辑电路的基本电路,因此时序逻辑电路的分析方法与组合逻辑电路分析方法比较要复杂得多,必须掌握。 介绍了寄存器、计数器等数字系统和计算机常用同步时序逻辑电路的电路结构、工作原理和使用方法。也通过举例简单介绍了异步时序逻辑电路的特点。 除介绍常规同步时序逻辑电路的设计方法,也介绍采用中、大规模集成电路设计同步时序
2、逻辑电路的方法。5.1 时序逻辑电路结构与特点1、 数字逻辑电路由两部分组成 组合逻辑电路,简称组合电路。 时序逻辑电路,简称时序电路。时序逻辑电路: 任一时刻的输出不仅取决于当时的输入信号,而且还与电路的原来状态有关。 2、电路结构 串行加法器 时序电路框图由串行加法器知,时序逻辑电路是由组合电路和存储电路两部分组成,存储电路是必须有的。一般结构如右图: 它们之间的关系是: 这三组方程可全面描述时序电路的逻辑功能。3、 时序电路特点: 时序电路一般由组合电路和存储电路两部分电路组成。 由具有记忆功能的存储电路记住电路当前时刻的状态,并产生下一时刻的状态; 存储电路的基本单元电路是触发器; 电
3、路必须具有反馈功能,增加两组反馈线:第一组反馈线z1zk 是存储电路当前时刻的输入第二组反馈线q1ql是存储电路下一时刻的输出 存储电路当前时刻的状态,称为现态或初态;下一时刻的状态,称为次态或新态。4、 时序电路的分类根据动作特点分:同步时序电路触发器状态变化在同一时钟信号下同时发生。异步时序电路触发器状态变化不是同时发生。根据输出信号分:米利(Mealy)型输出取决于状态和输入。穆尔(Moore)型输出仅取决于状态。5.2 时序逻辑电路的分析方法 一、同步时序逻辑电路的分析方法根据已知的同步时序逻辑电路图,经过分析确定其逻辑功能。由于同步时序逻辑电路中所有触发器是在同一时钟脉冲作用下工作的
4、,所以同步时序逻辑电路的分析方法比异步时序逻辑电路简单。时序电路的逻辑功能可以用输出方程、驱动方程和状态方程来描述,因此,只要写出给定电路的这三个方程,该电路的逻辑功能也就清楚了。分析步骤如下:根据给定的逻辑图,写出每个触发器的驱动方程;把驱动方代入相应触发器的特性方程,得出每个触发器的状态方程;根据给定的逻辑图,写出电路的输出方程。例1. 电路逻辑图如下,分析其逻辑功能。解:1、根据给定的逻辑图,写出每个触发器的驱动方程 2、 把驱动方程代入 JK 触发器的特性方程 ,得出每个触发器的状态方程。 3、根据给定的逻辑图,写出电路的输出方程。 有了三组方程,时序电路的功能也就明确了。但并不直观。
5、需要直观描述。有: 状态转换表描述次态、输出与初态和输入之间关系的表格。 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 1 111是无效状态,如果无效状态在时钟作用下,进入有效状态,称为电路能够自启动,否则为不能自启动。 状态转换图更形象、直观 圆圈表示状态,箭头表示转换方向,箭头旁注明转换前的输入和输出。/YQ3Q2Q1 时序图在序列时钟作用下,电路的状态和输出随时间变化的波形图。 结论:这是一个能自启动的同步七进制加法
6、计数器(摩尔型电路,无外部输入)。典型的同步时序逻辑电路。例2. 分析图示电路逻辑功能,写出电路方程,画出状态图。 状态转换图 解: 1、根据给定的逻辑图,写出每个触发器的驱动方程。 2、把驱动方程代入 D 触发器的特性方程,得出每个触发 器的状态方程。 3、根据给定的逻辑图,写出电路的输出方程4、画出状态图和状态表5、 结论:这是一个 4 进制可逆计数器,当A= 0 时,实现加 1 计数,当 A= 1 时实现减 1 计数。Y是进位输出或借位输出信号.二、异步时序逻辑电路的分析方法 例3、分析图示电路逻辑功能。 触发器时钟不同,状态变化只发生在时钟到来时。 1、 驱动方程 2、 状态方程 cp
7、i只表示有时钟时,状态变化。 3、输出方程 C = Q3 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 0 1 1 1 0 1 0 1 0 0 1 1 1 1 0 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 0 0 0 1 0 0 0 1 1 1 0 cp3 cp2 cp1 C4、状态转换表 5、状态图 结论:能自启动的异步五进制加法计数器。5.3 寄存器和移位寄存器寄存器是计算机和其它数字系统中最广泛使用的逻辑部件,它能暂时存放代码1和0,所以只要触发
8、器具有置0、置1功能即可。一个触发器能存储一位二进制代码,N 个触发器组成 N 位寄存器能存储 N 位二进制代码。各种触发器均能构成寄存器,用 D 触发器最简单。寄存器是同步时序电路,写入脉冲连到所有触发器时钟输入端。一、普通寄存器普通寄存器是最简单的寄存器,在写入脉冲的作用下,接收输入端的数据、并送到输出端。 1、电路(175) 维持阻塞型 D触发器构成。 D数据端, Q输出端, 复位端。2、原理 1)、数据放到D端; 2)、CP上升沿到时,Q随D变化。新的信号不到,Q保持不变。 为提高使用灵活性,可增加附加功能,如 CC4076,除异步置0外,还有三态控制和保持功能。一位输入如图:由图知:
9、 时,三态门有输出;否则输出为高阻态。 时,装入数据,CP下降沿到来后,数据存入触发器。 时,触发器保持原态。以上两种都属并行输入、并行输出寄存器。 二、移位寄存器 移位寄存器除了具有存储代码的功能外,还具有移位功能。所谓移位功能,是指寄存器里存储的代码在移位脉冲的作用下依次左移或右移。移位具有运算功能。 1、单向移位寄存器 由边沿D触发器构成的四位单向移位寄存器如图: 1)、电路(右移寄存器) 2)、原理如果数据为1011,四个脉冲过后,此时可并行输出;串行输出端出现第一个数据,八个移位脉冲过后,全部数据输出。为右移寄存器。3)、波形图 第四个脉冲过后可以并行输出,串行输出可输出第一个数。第
10、八个时钟过后全部输出完毕。 2、双向移位寄存器同时具有接收、右移、左移、保持等逻辑功能的多功能寄存器在计算机和数字系统中得到广泛应用。由三个 D 触发器和控制电路组成的3 位双向移位寄存器逻辑图如图示。R是右移输入端,L是左移输入端。控制电路由2-4译码器构成, 方式控制端操作如下: S1S0 = 00寄存器内容保持 S1S0 = 10寄存器内容左移 S1S0 = 01寄存器内容右移 S1S0 = 11寄存器接收数据(并行输入)以上各项操作均在时钟脉冲上升沿到来后有效。 194A道理完全相同, 只是用RS触发器。54计数器 计数器是数字系统和计算机中广泛使用的逻辑器件,计数器不仅用于对时钟脉冲
11、进行计数,还用作分频、定时、控制等。通常把作用于计数器的时钟脉冲称为计数脉冲,用 CP 表示。计数器的分类方法很多。按触发器状态是否同时改变分为:同步计数器和异步计数器;按计数过程中数字增减分为:加法计数器、减法计数器和可逆计数器;按数字的编码方式分为:二进制计数器、二-十进制计数器和非二进制计数器(如环形计数器、扭环形计数器等);按计数容量分为十进制计数器、六十进制计数器等。一个触发器只能计一位二进制数,多位计数器可以由多级触发器组成,但应由低位向高位提供进(借)位信号。一、同步计数器1、 同步二进制计数器Q2 Q1 Q00 0 00 0 10 1 00 1 11 0 01 0 11 1 0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 精品 大学 课件 南开大学 数字 电子 第五 时序 逻辑电路
限制150内