存储器系统概述与主存储器.ppt

《存储器系统概述与主存储器.ppt》由会员分享，可在线阅读，更多相关《存储器系统概述与主存储器.ppt（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机与信息科学系计算机与信息科学系第一张，PPT共四十九页，创作于2022年6月cai27-1 多级结构的存储器系统概述多级结构的存储器系统概述v 存储器的作用存储器的作用计算机中用来存放计算机中用来存放程序程序程序程序和和数据数据数据数据的部件，是计算机的重要组的部件，是计算机的重要组成成程序和数据的共同特点：二进制位串程序和数据的共同特点：二进制位串 输入设备输入设备输出设备输出设备入入出出接接口口和和总总线线外存设备外存设备主存储器主存储器高速缓存高速缓存控控 制制 器器运运 算算 器器第二张，PPT共四十九页，创作于2022年6月cai37-1 多级结构的存储器系统概述多级结构的存储

2、器系统概述v存储器概述存储器概述v能够有两个稳定状态来表示二进制中的能够有两个稳定状态来表示二进制中的“0”0”和和“1”1”；容易识别，两个状态能方便地进行转换容易识别，两个状态能方便地进行转换v一个二进制位（一个二进制位（bitbit）是构成存储器的）是构成存储器的最小单位；字节最小单位；字节ByteByte（1B=8bits1B=8bits）是数据存储的基本单位。）是数据存储的基本单位。v单元地址是内存单元的唯一标识。单元地址是内存单元的唯一标识。v存储器具有两种基本的访问操作：读和写。存储器具有两种基本的访问操作：读和写。第三张，PPT共四十九页，创作于2022年6月cai47-1 多

3、级结构的存储器系统概述多级结构的存储器系统概述v 存储器的分类存储器的分类 （1 1）按存储介质分类）按存储介质分类 半导体器件半导体器件：半导体存储器（：半导体存储器（RAMRAM、ROMROM，用作主存），用作主存）磁性材料磁性材料：磁表面存储器（磁盘、磁带，用作辅存）：磁表面存储器（磁盘、磁带，用作辅存）光介质光介质：光盘存储器（用作辅存）：光盘存储器（用作辅存）（2 2）按存取方式分类）按存取方式分类 随机存取存储器随机存取存储器：存储器中任何存储单元的内容都能被随机存取，：存储器中任何存储单元的内容都能被随机存取，且存取时间和存储单元物理位置无关（主存）且存取时间和存储单元物理位置无

4、关（主存）顺序存取存储器顺序存取存储器：存取时间和存储单元的物理位置有关：存取时间和存储单元的物理位置有关 （磁（磁盘、磁带）盘、磁带）相联存储器相联存储器：按内容访问。：按内容访问。第四张，PPT共四十九页，创作于2022年6月cai57-1 多级结构的存储器系统概述多级结构的存储器系统概述（3 3）按存储器的读写功能分类）按存储器的读写功能分类 只读存储器（只读存储器（ROMROM）：一般隐含指随机存取。：一般隐含指随机存取。读写存储器（读写存储器（RAMRAM）：一般隐含指随机存取。：一般隐含指随机存取。（4 4）按信息的可保存性分类）按信息的可保存性分类 永久记忆的存储器永久记忆的存储

5、器：又称非易失性存储器，在断电后还能：又称非易失性存储器，在断电后还能保存信息（辅存、保存信息（辅存、ROMROM）非永久记忆的存储器非永久记忆的存储器：又称易失性存储器，在断电后信息丢：又称易失性存储器，在断电后信息丢失（主存中的失（主存中的RAMRAM）（5 5）按在计算机系统中的作用分类）按在计算机系统中的作用分类 主存储器主存储器：又称内存，为主机的一部分，用于存放系统：又称内存，为主机的一部分，用于存放系统当前正在执行的数据和程序，属于临时存储器。当前正在执行的数据和程序，属于临时存储器。在现代计在现代计算机中，主存储器处于全机的中心地位。算机中，主存储器处于全机的中心地位。辅助存储

6、器辅助存储器：又称外存，为外部设备，用于存放暂不用：又称外存，为外部设备，用于存放暂不用的数据和程序，属于永久存储器。的数据和程序，属于永久存储器。第五张，PPT共四十九页，创作于2022年6月cai67-1 多级结构的存储器系统概述多级结构的存储器系统概述v 存储器的分类综述存储器的分类综述 主存储器主存储器主存储器主存储器辅助存储器辅助存储器辅助存储器辅助存储器存存存存储储储储器器器器RAMROMROMSRAMSRAMDRAMDRAM磁盘磁盘光盘光盘光盘光盘软盘软盘软盘软盘硬盘硬盘CacheCache磁带磁带磁带磁带MROMMROMPROMPROMEPROMEPROME E2 2PROMC

7、D-ROMCD-ROMWORMEODEOD第六张，PPT共四十九页，创作于2022年6月cai77-1 多级结构的存储器系统概述多级结构的存储器系统概述v 存储器存储器的性能指标的性能指标1.1.存储容量存储容量：指存储器可容纳的二进制信息量，描述存储容量的单位是指存储器可容纳的二进制信息量，描述存储容量的单位是字节或位字节或位。v量化单位：量化单位：1K210 1M220 1G230 1T240v存储器芯片的存储容量存储单元个数存储器芯片的存储容量存储单元个数每存储单元的每存储单元的位数位数 第七张，PPT共四十九页，创作于2022年6月cai87-1 多级结构的存储器系统概述多级结构的存储

8、器系统概述2.2.存储速度：由以下存储速度：由以下3 3个量来衡量。个量来衡量。存取时间存取时间（Memory Access Time TMemory Access Time TA A）：指启动一）：指启动一次存储器操作到完成该操作所需的全部时间。存取时间次存储器操作到完成该操作所需的全部时间。存取时间愈短，其性能愈好。通常存取时间用纳秒（愈短，其性能愈好。通常存取时间用纳秒（nsns1010-9-9S S）为单位。为单位。存取周期存取周期（Memory Cycle Time TMemory Cycle Time TC C）：指存储器进）：指存储器进行连续两次独立的存储器操作所需的最小间隔时间

9、。行连续两次独立的存储器操作所需的最小间隔时间。通常通常T TC CTTA A。存储器带宽存储器带宽：是单位时间里存储器所能存取的最大：是单位时间里存储器所能存取的最大信息量，存储器带宽的计量单位通常是位信息量，存储器带宽的计量单位通常是位/秒（秒（bpsbps）或字节或字节/秒，它是衡量数据传输速率的重要技术指标。秒，它是衡量数据传输速率的重要技术指标。第八张，PPT共四十九页，创作于2022年6月cai97-1 多级结构的存储器系统概述多级结构的存储器系统概述3.3.存储器的价格：存储器的价格：用每位的价格来衡量。用每位的价格来衡量。设存储器容量为设存储器容量为S S，总价格为，总价格为C

10、 C，则位价为，则位价为C/S(C/S(分分/位位)。它不仅包含了存储元件的价格，还包括为该存储器它不仅包含了存储元件的价格，还包括为该存储器操作服务的外围电路的价格。操作服务的外围电路的价格。4.4.可靠性：可靠性：指存储器正常工作（正确存取）的性能。指存储器正常工作（正确存取）的性能。5.5.功耗：功耗：存储器工作的耗电量。存储器工作的耗电量。存储容量、速度和价格的关系：存储容量、速度和价格的关系：速度快的存储器往往价格较高，容量也较小。速度快的存储器往往价格较高，容量也较小。容量、速度和价格三个指标是相互制约的。容量、速度和价格三个指标是相互制约的。第九张，PPT共四十九页，创作于202

11、2年6月cai10存储器层次通用寄存器Cache主存储器磁盘存储器脱机存储器存储周期10ns1060ns60300ns1030ms220min存储容量512B8KB2MB32MB1GB1GB1TB5GB10TB价格很高较高高较低低材料工艺ECLSRAMDRAM磁表面磁、光等 存储器的主要性能特性比较存储器的主要性能特性比较7-1 多级结构的存储器系统概述多级结构的存储器系统概述第十张，PPT共四十九页，创作于2022年6月cai117-1 多级结构的存储器系统概述多级结构的存储器系统概述v 存储器追求的目标存储器追求的目标尽可能快的存取速度尽可能快的存取速度：应能基本满足：应能基本满足CPUC

12、PU对数据的对数据的要求要求 尽可能大的存储空间尽可能大的存储空间尽可能大的存储空间尽可能大的存储空间：可以满足程序对存储空间的：可以满足程序对存储空间的要求要求 尽可能低的单位成本尽可能低的单位成本尽可能低的单位成本尽可能低的单位成本：（价格：（价格/位）在用户能够承受位）在用户能够承受范围内范围内第十一张，PPT共四十九页，创作于2022年6月cai127-1 多级结构的存储器系统概述多级结构的存储器系统概述v怎么实现这个目标？怎么实现这个目标？v用用多级结构存储器多级结构存储器把要用的程序和数据，按其使用的急迫程度分把要用的程序和数据，按其使用的急迫程度分段调入存储容量不同、运行速度不同

13、的存储器中，并由硬软件系统段调入存储容量不同、运行速度不同的存储器中，并由硬软件系统统一调度管理统一调度管理 【例例】三级结构存储器：三级结构存储器：cachecache主存辅助存储器主存辅助存储器 v选用生产与运行选用生产与运行成本不同成本不同的、存储的、存储容量不同容量不同的、读写的、读写速度不同速度不同的的多种存储介质，组成一个统一的存储器系统，使每种介质都多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在处于不同的地位，发挥不同的作用，充分发挥各自在速度、速度、容量、成本容量、成本方面的优势，从而达到最优的性能价格比，以满足方面的优势，从

14、而达到最优的性能价格比，以满足使用要求。使用要求。【例例】用容量更小但速度最快的用容量更小但速度最快的 SRAMSRAM芯片组成芯片组成 CACHECACHE，容量较大，容量较大速度适中的速度适中的 DRAMDRAM芯片组成主存储器，用容量特大但速度较慢的磁盘芯片组成主存储器，用容量特大但速度较慢的磁盘设备构成辅助存储器。设备构成辅助存储器。第十二张，PPT共四十九页，创作于2022年6月cai137-1 多级结构的存储器系统概述多级结构的存储器系统概述寄存器组（寄存器组（CPUCPU内内 ）CACHECACHE（高速缓存）（高速缓存）主存储器（内存）主存储器（内存）辅助存储器（外存）辅助存储

15、器（外存）小小大大容量容量速度速度快快慢慢 多级结构的存储器系统多级结构的存储器系统v多级结构存储器之间应多级结构存储器之间应满足的原则满足的原则v一致性原则一致性原则 同一个信息可以处在不同层同一个信息可以处在不同层次存储器中，此时，这一信次存储器中，此时，这一信息在几个级别的存储器中应息在几个级别的存储器中应保持相同的值。保持相同的值。v包含性原则包含性原则 处在内层的信息一定被包含处在内层的信息一定被包含在其外层的存储器中，反在其外层的存储器中，反之则不成立，即内层存储之则不成立，即内层存储器中的全部信息是其相邻器中的全部信息是其相邻外层存储器中一部分信息外层存储器中一部分信息的复制品的

16、复制品 。第十三张，PPT共四十九页，创作于2022年6月cai147-1 多级结构的存储器系统概述多级结构的存储器系统概述 程序运行的局部性原理程序运行的局部性原理时间方面时间方面时间方面时间方面：在一小段时间内，最近被访问过的程序和数据很可在一小段时间内，最近被访问过的程序和数据很可能再次被访问，如：程序循环能再次被访问，如：程序循环空间方面空间方面空间方面空间方面：在空间上这些被访问的程序和数据往往集中在一小在空间上这些被访问的程序和数据往往集中在一小片存储区，如：数组存放片存储区，如：数组存放指令执行顺序方面指令执行顺序方面指令执行顺序方面指令执行顺序方面：在访问顺序上，指令顺序执行比

17、转移执在访问顺序上，指令顺序执行比转移执行的可能性大行的可能性大 (大约大约 5:1)5:1)以最低廉的价格提以最低廉的价格提供尽可能大的存储空供尽可能大的存储空间间以最快速的技术实以最快速的技术实现高速存储访问现高速存储访问第十四张，PPT共四十九页，创作于2022年6月cai157-2 主存储器部件的组成与设计主存储器部件的组成与设计v计算机中存储计算机中存储正处在运行中正处在运行中的程序和数据的程序和数据(或一部分或一部分)的部件，通过的部件，通过地址、数据、控制三类总线与地址、数据、控制三类总线与CPUCPU等其他部件相连。等其他部件相连。v特点：特点：主存储器可以被主存储器可以被CP

18、UCPU直接存直接存取（访问）。取（访问）。一般由半导体材质构成。一般由半导体材质构成。随机存取：读写任意存储单元随机存取：读写任意存储单元所用时间是相同的，与单元地所用时间是相同的，与单元地址无关。址无关。与辅存相比，速度快，价格与辅存相比，速度快，价格高，容量小。高，容量小。地址总线地址总线 ABAB 的位数决定了可寻址的最大内存空间的位数决定了可寻址的最大内存空间数据总线数据总线 DBDB 的位数与工作频率的乘积正比于最高数据入出量的位数与工作频率的乘积正比于最高数据入出量控制总线控制总线 CBCB 指出总线周期的类型和本次读写操作完成的时刻指出总线周期的类型和本次读写操作完成的时刻第十

19、五张，PPT共四十九页，创作于2022年6月cai167-2 主存储器部件的组成与设计主存储器部件的组成与设计v 主存储器的读写过程主存储器的读写过程主存储体数据寄存器地址寄存器/WE/CS0/CS1读过程：读过程：给出存储单元地址给出存储单元地址给出读命令给出读命令保存读出内容保存读出内容写过程：写过程：给出存储单元地址给出存储单元地址给出要写入的数据给出要写入的数据给出写命令给出写命令主存储体第十六张，PPT共四十九页，创作于2022年6月cai177-2 主存储器部件的组成与设计主存储器部件的组成与设计v 半导体存储器的分类半导体存储器的分类第十七张，PPT共四十九页，创作于2022年6

20、月cai187-2 主存储器部件的组成与设计主存储器部件的组成与设计v SRAM SRAM存储器存储器 v使用双稳态触发器表示使用双稳态触发器表示0 0和和1 1代码。代码。v电源不掉电的情况下，信息稳定保持（静态）。电源不掉电的情况下，信息稳定保持（静态）。v存取速度快，集成度低（容量小），价格高。存取速度快，集成度低（容量小），价格高。v常用作高速缓冲存储器常用作高速缓冲存储器CacheCache。第十八张，PPT共四十九页，创作于2022年6月cai197-2 主存储器部件的组成与设计主存储器部件的组成与设计地址译码方式：地址译码方式：线性译码方式线性译码方式双向译码方式双向译码方式第十

21、九张，PPT共四十九页，创作于2022年6月cai207-2 主存储器部件的组成与设计主存储器部件的组成与设计【例例】2114 SRAM2114 SRAM存储器（存储器（1K41K4位）位）2114地址线地址线10根根数据线数据线4根根A9A0D3D0CSWE片选线片选线写使能写使能OE读使能读使能第二十张，PPT共四十九页，创作于2022年6月cai217-2 主存储器部件的组成与设计主存储器部件的组成与设计v DRAM DRAM存储器存储器v使用半导体器件中分布电容上有无电荷来表示使用半导体器件中分布电容上有无电荷来表示0 0和和1 1代码。代码。v读出后信息被破坏；即使电源不掉电读出后信

22、息被破坏；即使电源不掉电的情况下，信息的情况下，信息也会丢失，因此需要不断也会丢失，因此需要不断刷新刷新。v存取速度慢，集成度高（容量大），价格低。存取速度慢，集成度高（容量大），价格低。v常用作内存条。常用作内存条。第二十一张，PPT共四十九页，创作于2022年6月cai227-2 主存储器部件的组成与设计主存储器部件的组成与设计 4M 4位的位的DRAM第二十二张，PPT共四十九页，创作于2022年6月cai237-2 主存储器部件的组成与设计主存储器部件的组成与设计DRAMDRAM的读的读/写过程写过程第二十三张，PPT共四十九页，创作于2022年6月cai247-2 主存储器部件的组成

23、与设计主存储器部件的组成与设计v SRAM SRAM和和DRAMDRAM的对比的对比比较内容SRAMDRAM存储信息0和1的方式 双稳态触发器 极间电容上的电荷电源不掉电时 信息稳定信息会丢失刷新不需要需要集成度低高容量小大价格高低速度快慢适用场合Cache主存第二十四张，PPT共四十九页，创作于2022年6月cai257-2 主存储器部件的组成与设计主存储器部件的组成与设计存储器类别擦除方式能否单字节修改写机制MROM只读不允许否掩膜位写PROM写一次读多次不允许否电信号EPROM写多次读多次紫外线擦除，脱机改写否电信号E2PROM写多次读多次电擦除，在线改写能电信号Flash Memory

24、写多次读多次电擦除，在线改写否电信号v 几种非易失性存储器的比较几种非易失性存储器的比较第二十五张，PPT共四十九页，创作于2022年6月cai267-2 主存储器部件的组成与设计主存储器部件的组成与设计v 主存储器与主存储器与CPUCPU的连接的连接v存储芯片的引脚封装存储芯片的引脚封装 地址引脚数量与单元数量有关地址引脚数量与单元数量有关 数据线与单元位数有关数据线与单元位数有关第二十六张，PPT共四十九页，创作于2022年6月cai277-2 主存储器部件的组成与设计主存储器部件的组成与设计 存储器容量扩展的三种方法存储器容量扩展的三种方法1.1.位扩展位扩展【例例】用用1K41K4位的

25、位的SRAMSRAM芯片芯片 1K81K8位的位的SRAMSRAM存储器存储器 第二十七张，PPT共四十九页，创作于2022年6月cai287-2 主存储器部件的组成与设计主存储器部件的组成与设计2.2.字扩展字扩展 【例例】用用1K1K位的位的SRAMSRAM芯片芯片 2K82K8位的位的SRAMSRAM存储存储器器 分析地址：分析地址：A A1010用于选择芯片用于选择芯片A A9 9A A0 0用于选择芯片用于选择芯片内的某一存储单元内的某一存储单元第二十八张，PPT共四十九页，创作于2022年6月cai297-2 主存储器部件的组成与设计主存储器部件的组成与设计3.3.字位扩展字位扩展

26、 v需扩展的存储器容量为需扩展的存储器容量为M NM N位位 ,已有芯片的容已有芯片的容量为量为L KL K位位 (LM,KN)(LM,KN)v用用M/L M/L 组芯片进行字扩展；组芯片进行字扩展；v每组内有每组内有N/K N/K 个芯片进行位扩展。个芯片进行位扩展。第二十九张，PPT共四十九页，创作于2022年6月cai307-2 主存储器部件的组成与设计主存储器部件的组成与设计【例例】设设CPUCPU有有1616根地址线，根地址线，8 8根数据线，并用根数据线，并用MREQ#MREQ#作访存作访存控制信号（低电平有效），用控制信号（低电平有效），用R/W#R/W#作读作读/写控制信号（高

27、电写控制信号（高电平为读，低电平为写）。现有下列存储芯片：平为读，低电平为写）。现有下列存储芯片：1K*41K*4位位SRAMSRAM；4K*84K*8位位SRAMSRAM；8K*88K*8位位SRAMSRAM；2K*82K*8位位ROMROM；4K*84K*8位位ROMROM；8K*88K*8位位ROMROM；及；及3 3：8 8译码器和各种门电路。要求：译码器和各种门电路。要求：（1 1）主存的地址空间满足下述条件：最小主存的地址空间满足下述条件：最小8K8K地址为系统程序地址为系统程序区（区（ROMROM区），与其相邻的区），与其相邻的16K16K地址为用户程序区（地址为用户程序区（RA

28、MRAM区），区），最大最大4K4K地址空间为系统程序区（地址空间为系统程序区（ROMROM区）。区）。（2 2）请分析存储芯片的片选逻辑，存储芯片的种类、片）请分析存储芯片的片选逻辑，存储芯片的种类、片数数（3 3）画出）画出CPUCPU与存储器的连接图。与存储器的连接图。第三十张，PPT共四十九页，创作于2022年6月cai317-2 主存储器部件的组成与设计主存储器部件的组成与设计解解解解：（1 1）首先根据题目的地址范围写出相应的二进）首先根据题目的地址范围写出相应的二进制地址码。制地址码。0000H1FFFH2000H 5FFFHF000H FFFFH第三十一张，PPT共四十九页，创

29、作于2022年6月cai327-2 主存储器部件的组成与设计主存储器部件的组成与设计（2）选择芯片）选择芯片最小最小8K系统程序区系统程序区8K*8位位ROM，1片片16K用户程序区用户程序区8K*8位位SRAM，2片；片；4K系统程序工作区系统程序工作区4K*8位位ROM，1片。片。（3）分配）分配CPU地址线地址线CPU的低的低13位地址线位地址线A12A0与与1片片8K*8位位ROM和两和两片片8K*8位位SRAM芯片提供的地址线相连；将芯片提供的地址线相连；将CPU的低的低12位地址线位地址线A11A0与与1片片4K*8位位SRAM芯片提供的地址芯片提供的地址线相连。线相连。（4）译码

30、产生片选信号）译码产生片选信号第三十二张，PPT共四十九页，创作于2022年6月cai337-2 主存储器部件的组成与设计主存储器部件的组成与设计0000H1FFFH2000H 5FFFHF000H FFFFH片内单元选择片内单元选择片选片选？门电路？门电路第三十三张，PPT共四十九页，创作于2022年6月cai347-2 主存储器部件的组成与设计主存储器部件的组成与设计第三十四张，PPT共四十九页，创作于2022年6月cai357-2 主存储器部件的组成与设计主存储器部件的组成与设计【例例】设有若干片设有若干片256K8256K8位的位的SRAMSRAM芯片，问如何构成芯片，问如何构成204

31、8K322048K32位的存储器？需要多少片位的存储器？需要多少片RAMRAM芯片？该存储器需芯片？该存储器需要多少根地址线？画出该存储器与要多少根地址线？画出该存储器与CPUCPU连接的结构图，设连接的结构图，设CPUCPU的接口信号有地址信号、数据信号、控制信号的接口信号有地址信号、数据信号、控制信号MREQ#MREQ#和和R/W#R/W#。解：采用字位扩展的方法。解：采用字位扩展的方法。SRAMSRAM芯片个数：芯片个数：2048K/256K 32/8=322048K/256K 32/8=32片片每每4 4片一组进行位扩展，共片一组进行位扩展，共8 8组芯片进行字扩展组芯片进行字扩展片选

32、：该存储器需要片选：该存储器需要2121条地址线条地址线A A2020A A0 0，其中高，其中高3 3位用于位用于芯片选择接到芯片选择接到74LS13874LS138芯片的芯片的CBACBA，低，低1818位接到存储器芯位接到存储器芯片地址。片地址。MREQ#MREQ#：作为译码器的使能信号。：作为译码器的使能信号。第三十五张，PPT共四十九页，创作于2022年6月cai367-2 主存储器部件的组成与设计主存储器部件的组成与设计0组组 1组组 2组组 7组组000000H03FFFFH040000H07FFFFH1C0000H1FFFFFH第三十六张，PPT共四十九页，创作于2022年6月

33、cai377-2 主存储器部件的组成与设计主存储器部件的组成与设计v设计基本要求设计基本要求需要需要ROMROM来存放监控程序来存放监控程序需要需要RAMRAM供用户和监控程序使用供用户和监控程序使用能够让用户进行扩展能够让用户进行扩展v地址总线：地址总线：1616位，高位，高3 3位译码产生出片选信号位译码产生出片选信号v数据总线：数据总线：1616位，分为内部位，分为内部DBDB和外部和外部DBDBv控制总线：控制总线：时钟信号：与时钟信号：与CPUCPU时钟同步，简化设计时钟同步，简化设计读写信号：由读写信号：由/MIO/MIO，REQREQ和和/WE/WE译码生成内存和译码生成内存和I

34、OIO读读写信号写信号教学计算机的内存储器实例教学计算机的内存储器实例第三十七张，PPT共四十九页，创作于2022年6月cai387-2 主存储器部件的组成与设计主存储器部件的组成与设计v教学计算机系统的存储器的容量为教学计算机系统的存储器的容量为 10K10K 1616位。位。有有 8192 8192 个存储单元、每个存储单元由个存储单元、每个存储单元由1616位组成的静态存储器芯位组成的静态存储器芯片片58C65ROM58C65ROM有有 2048 2048 个存储单元、每个存储单元由个存储单元、每个存储单元由1616位组成的静态存储器位组成的静态存储器芯片芯片6116RAM6116RAM

35、v为组成为组成 16 16 位的存储器，必须使用两片芯片完成字长扩展（位的存储器，必须使用两片芯片完成字长扩展（位位扩展扩展）；为达到）；为达到10K10K的内容容量，还必须用两片芯片完成存储单的内容容量，还必须用两片芯片完成存储单元的数量扩展（元的数量扩展（字扩展字扩展）；）；v为访问为访问 8192 8192 个存储单元，需要使用个存储单元，需要使用1313位地址，应把地址总线的低位地址，应把地址总线的低1313位地址送到每个位地址送到每个58C6558C65存储器芯片的地址引脚；存储器芯片的地址引脚；v为访问为访问 2048 2048 个存储单元，需要使用个存储单元，需要使用1111位地

36、址，应把地址总线的低位地址，应把地址总线的低1111位地址送到每个位地址送到每个61166116存储器芯片的地址引脚；存储器芯片的地址引脚；v对地址总线的高位部分进行译码，产生的译码信号送到相应的存储对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚器芯片的片选信号引脚 /CS/CS，用于选择让哪一个地址范围内的，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互斥方式存储器芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。（分时）运行。v还要向存储器芯片提供读写控制信号还要向存储器芯片提供读写控制信号 /WE/WE，以区分是读、还

37、是写操，以区分是读、还是写操作，作，/WE/WE信号为高电平是读，为低是写。信号为高电平是读，为低是写。第三十八张，PPT共四十九页，创作于2022年6月cai397-2 主存储器部件的组成与设计主存储器部件的组成与设计地址总线低地址总线低13位位高位地址译码给出高位地址译码给出片选信号片选信号/CS0/CS1高八位数据高八位数据低八位数据低八位数据/WE 2K*8 bit 8K*8 bit 8K*8 bit 2K*8 bit 译码器译码器131131101FFFH2000H27FFH第三十九张，PPT共四十九页，创作于2022年6月cai407-3 提高存储器系统性能的途径提高存储器系统性能

38、的途径v 解决问题：弥补解决问题：弥补CPUCPU与主存速度上的差异。与主存速度上的差异。v 从存储器角度，解决问题的有效途径：从存储器角度，解决问题的有效途径：主存采用更高速的技术来缩短存储器的读出时间，或主存采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长。加长存储器的字长。在每个存储器周期中存取几个字（多体交叉存储）。在每个存储器周期中存取几个字（多体交叉存储）。采用并行操作的多端口存储器。采用并行操作的多端口存储器。在在CPUCPU和主存之间加入一个高速缓冲存储器（和主存之间加入一个高速缓冲存储器（CacheCache），），以缩短读出时间。以缩短读出时间。第四十张，PPT共

39、四十九页，创作于2022年6月cai417-3 提高存储器系统性能的途径提高存储器系统性能的途径v 动态存储器系统的快速读写技术动态存储器系统的快速读写技术快速页式工作技术快速页式工作技术 ：连续读写属于同一行的多个列中的数连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，仅锁持不变，则每次读写属于该行的多个列中的数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加快了存列地址即可，从而省掉了锁存行地址时间，也就加快了主存储器的读写速度。主存储器的读写速度。第四

40、十一张，PPT共四十九页，创作于2022年6月cai427-3 提高存储器系统性能的途径提高存储器系统性能的途径v主存储器的并行读写技术主存储器的并行读写技术 并行读写能够使主存储器在一个工作周期或略多一点的时间内读并行读写能够使主存储器在一个工作周期或略多一点的时间内读出多个主存字。在静态和动态的存储器都可使用并行读写技术。出多个主存字。在静态和动态的存储器都可使用并行读写技术。主要主要有两种方案：有两种方案：一体多字：一体多字：加宽每个主存单元的宽度加宽每个主存单元的宽度优点：降低平均读出时间，为原来的几分之一优点：降低平均读出时间，为原来的几分之一缺点：需要位数足够多的寄存器缓存数据，多

41、次送数据总线缺点：需要位数足够多的寄存器缓存数据，多次送数据总线主存储器WWWWARDB第四十二张，PPT共四十九页，创作于2022年6月cai437-3 提高存储器系统性能的途径提高存储器系统性能的途径多体交叉编址：多体交叉编址：利用程序运行的局部性原理利用程序运行的局部性原理，把主存储器分为几把主存储器分为几个独立读写、字长为为一个主存字的存储体，通过合理的组织，个独立读写、字长为为一个主存字的存储体，通过合理的组织，使几个存储体协同工作。使几个存储体协同工作。结构特点：结构特点：多体交叉存多体交叉存储器由储器由M M个的存储体个的存储体（或称存储模块）组成，（或称存储模块）组成，每个存储

42、体有相同的容每个存储体有相同的容量和存取速度，又量和存取速度，又有各有各自独立的地址寄存器、自独立的地址寄存器、地址译码器、读写电路地址译码器、读写电路和驱动电路和驱动电路。第四十三张，PPT共四十九页，创作于2022年6月cai447-3 提高存储器系统性能的途径提高存储器系统性能的途径 两种读写方式：同时启动读写方式、两种读写方式：同时启动读写方式、顺序轮流启动顺序轮流启动读写方式读写方式第四十四张，PPT共四十九页，创作于2022年6月cai457-3 提高存储器系统性能的途径提高存储器系统性能的途径v访问：访问：CPUCPU同时送出的同时送出的M M个地址，只要他们分属于个地址，只要他

43、们分属于M M个存储体，访个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。线进行信息传递。v适合采用流水线适合采用流水线方式并行存取，虽然方式并行存取，虽然每个存储体的存储周期没每个存储体的存储周期没变变，但是当，但是当CPUCPU连续访问一个字块时，可以连续访问一个字块时，可以大大提高存储器的带大大提高存储器的带宽宽。第四十五张，PPT共四十九页，创作于2022年6月cai467-3 提高存储器系统性能的途径提高存储器系统性能的途径v成组数据传送（成组数据传送（Burst modeBurst mode）目的：

44、提高数据总线的输入输出能力目的：提高数据总线的输入输出能力传送一次地址，连续在总线上传送多个数据传送一次地址，连续在总线上传送多个数据需要需要CPUCPU支持（支持（PCPC机机486486以上）、主存储器支持（多以上）、主存储器支持（多体结构、体结构、EDOEDO技术等）技术等）第四十六张，PPT共四十九页，创作于2022年6月cai477-3 提高存储器系统性能的途径提高存储器系统性能的途径v 双端口存储器双端口存储器 特点：特点：同一个存储器具有左右两个端口同一个存储器具有左右两个端口，具有两组相互独立的读具有两组相互独立的读写控制线路，允许两个独立的写控制线路，允许两个独立的CPUCP

45、U或控制器同时异步地访问存储单元，或控制器同时异步地访问存储单元，是一种高速工作的存储器。其最大的特点是存储数据共享。是一种高速工作的存储器。其最大的特点是存储数据共享。第四十七张，PPT共四十九页，创作于2022年6月cai487-3 提高存储器系统性能的途径提高存储器系统性能的途径 访问冲突：访问冲突：当左端口和右端口的地址不相同时，在两当左端口和右端口的地址不相同时，在两个端口上同时进行读写操作，不会发生冲突。若左、个端口上同时进行读写操作，不会发生冲突。若左、右端口同时访问相同的存储单元，则会发生读写冲突。右端口同时访问相同的存储单元，则会发生读写冲突。解决方法：解决方法：判断逻辑决定对哪个端口优先进行读写操判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭另一个被延迟的端口，即作，而暂时关闭另一个被延迟的端口，即置其忙信号置其忙信号BUSY#=0BUSY#=0。第四十八张，PPT共四十九页，创作于2022年6月cai感感谢谢大大家家观观看看第四十九张，PPT共四十九页，创作于2022年6月