存储器系统优秀PPT.ppt

《存储器系统优秀PPT.ppt》由会员分享，可在线阅读，更多相关《存储器系统优秀PPT.ppt（58页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、存储器系统存储器系统第1页，本讲稿共58页教学目的和要求教学目的和要求v通过本章的学习，使学生掌握存储器的通过本章的学习，使学生掌握存储器的基本概念基本概念，掌握存储器的，掌握存储器的结构、分类结构、分类及常用的存储器芯片的及常用的存储器芯片的扩展扩展，并掌握，并掌握存储器与存储器与CPU的连接的连接方法。方法。第2页，本讲稿共58页重点与难点重点与难点vv本章重点本章重点本章重点本章重点存储器存储器的基本概念的基本概念 存储器系统的层次结构存储器系统的层次结构存储器的分类及主要评价指标存储器的分类及主要评价指标常用常用RAM存储器及其扩展技术存储器及其扩展技术常用常用ROM存储器及其扩展技术

2、存储器及其扩展技术存储器与存储器与CPU的连接的连接vv本章难点本章难点本章难点本章难点存储器扩展存储器扩展存储器与存储器与CPU的连接的连接 第3页，本讲稿共58页本章主要内容本章主要内容6.3 存储器扩展技术存储器扩展技术6.2 常用存储器常用存储器6.1 概述概述 存储器（存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中的全部信）是计算机系统中的记忆设备，用来存放程序和数据。计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。本章主要介绍

3、计算机存储器系统的结构、类型，给出一些常用基本存储元件的电路结构，重点本章主要介绍计算机存储器系统的结构、类型，给出一些常用基本存储元件的电路结构，重点介绍一些常用存储器芯片的扩展，以及怎样与介绍一些常用存储器芯片的扩展，以及怎样与CPU进行连接。进行连接。6.4 存储器与存储器与CPU的连接的连接第4页，本讲稿共58页6.1 概述概述存储器系统存储器系统基本概念基本概念性能指标性能指标组成结构组成结构层次结构层次结构分类分类第5页，本讲稿共58页 6.1.1存储系统的层次结构存储系统的层次结构v计算机系统中，根据各种存储器的存储容量、存取速度和价格计算机系统中，根据各种存储器的存储容量、存取

4、速度和价格比的不同，将它们按照一定的体系结构组织起来，使所存放的比的不同，将它们按照一定的体系结构组织起来，使所存放的程序和数据按照一定的层次分布在各种存储器中，构成多级存程序和数据按照一定的层次分布在各种存储器中，构成多级存储体系。储体系。v三层存储体系结构三层存储体系结构 第6页，本讲稿共58页v整体而言，存储系统主要有两个层次，即整体而言，存储系统主要有两个层次，即Cache-主存层次和主存主存层次和主存-外存层次外存层次 vCache-主存层次主要解决主存层次主要解决CPU和主存之间的速度差异问题。在和主存之间的速度差异问题。在CPU和主存之间和主存之间设置存取速度最快、容量小的高速缓

5、冲存储器设置存取速度最快、容量小的高速缓冲存储器(Cache)，就能较好地解决，就能较好地解决存取速度问题，提高整机的运算速度。存取速度问题，提高整机的运算速度。vCache-主存层次主存层次v主存主存-外存层次外存层次v主存主存-辅存层次解决的是存储器的大容量要求和低成本之间的矛盾。现代操作系辅存层次解决的是存储器的大容量要求和低成本之间的矛盾。现代操作系统的形成和发展使得程序员摆脱了主存、辅存之间的地址人工定位，通过软件、统的形成和发展使得程序员摆脱了主存、辅存之间的地址人工定位，通过软件、硬件结合，把主存和辅存统一成了一个整体，程序员可以利用比主存实际容量大硬件结合，把主存和辅存统一成了

6、一个整体，程序员可以利用比主存实际容量大得多的逻辑地址编写程序。随着这种系统的发展和完善，逐渐形成了现在广泛使得多的逻辑地址编写程序。随着这种系统的发展和完善，逐渐形成了现在广泛使用的虚拟存储系统。用的虚拟存储系统。6.1.1存储系统的层次结构存储系统的层次结构第7页，本讲稿共58页 6.1.2半导体存储器的分类半导体存储器的分类v按构成存储器的器件和存储介质可分为：按构成存储器的器件和存储介质可分为：v磁芯存储器磁芯存储器v半导体存储器半导体存储器v光电存储器光电存储器v磁膜磁膜v磁泡磁泡v其它磁表面存储器其它磁表面存储器v光盘存储器等光盘存储器等 v半导体存储器的分类半导体存储器的分类 双

7、极型双极型静态静态RAM（SRAM）动态动态RAM（DRAM）MOS型型可编程的可编程的PROM（只可写入一次）（只可写入一次）可擦除可编程可擦除可编程ROM光擦除的光擦除的EPROM电擦除的电擦除的EEPROM掩膜式的掩膜式的ROM（不可写入）（不可写入）半导体存储器半导体存储器随随 机机 读读 写写 存存 储储 器器（RAM）只只读读存存储储器器（ROM）第8页，本讲稿共58页v一般情况下，一个存储器系统由存储体、地址译码电路、控制一般情况下，一个存储器系统由存储体、地址译码电路、控制电路等组成电路等组成 6.1.3存储器的基本组成存储器的基本组成v典型典型RAM结构示意图结构示意图 第9

8、页，本讲稿共58页1）存储体）存储体 6.1.3存储器的基本组成存储器的基本组成v存储体是存储器系统的主体，存储体由基本存储单元组成。存储体是存储器系统的主体，存储体由基本存储单元组成。v一个基本存储单元可以保存一位二进制信息一个基本存储单元可以保存一位二进制信息存储体的容量，一般用存储体的容量，一般用MN来表示来表示M通常指存储单元的个数，通常指存储单元的个数，M的大小决定了地址线的条数的大小决定了地址线的条数LN表示每一个存储单元所能保存的二进制位数，通常决定了存储器表示每一个存储单元所能保存的二进制位数，通常决定了存储器数据线的位数。数据线的位数。第10页，本讲稿共58页v地址译码器的作

9、用就是用来接收地址译码器的作用就是用来接收 CPU 送来的地址信号并对它进行译码，选择与此地址码送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。相对应的存储单元，以便对该单元进行读写操作。2）地址译码器）地址译码器v存储器地址译码有两种方式，通常称为单译码与双译码。存储器地址译码有两种方式，通常称为单译码与双译码。单译码单译码方式又称字结构，适用于小容量存储器。方式又称字结构，适用于小容量存储器。在在双译码结构双译码结构中，将地址译码器分成两部分，即行译码器中，将地址译码器分成两部分，即行译码器(又叫又叫 X 译码器译码器)和列译码器和列译码器(又又叫叫

10、 Y 译码器译码器)。X译码器输出行地址选择信号，译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。v主要用于选中存储器芯片，执行读写操作。主要用于选中存储器芯片，执行读写操作。片选信号用以实现芯片的片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读/写操作。片选信号一般由地址译码器的输出及一些控制信号来形成，而读写操作。片选信号一般由

11、地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读写控制电路则用来控制对芯片的读/写操作。写操作。3）控制电路）控制电路第11页，本讲稿共58页 6.1.4存储器的主要技术指标存储器的主要技术指标v存储器的类型不同，其性能指标也不相同，在构成微机系统时需要全面考虑。通常衡存储器的类型不同，其性能指标也不相同，在构成微机系统时需要全面考虑。通常衡量一个存储器的性能指标主要有存储容量、存取时间、可靠性、集成度和功耗等。量一个存储器的性能指标主要有存储容量、存取时间、可靠性、集成度和功耗等。存储容量存储容量 v存储器的容量指的是存储器所能容纳的最大字节数，存储器容量越大，存储

12、的信息量存储器的容量指的是存储器所能容纳的最大字节数，存储器容量越大，存储的信息量也就越大，计算机运行的速度也就越快。也就越大，计算机运行的速度也就越快。v不同的存储器芯片，其容量不一样。通常用多少个存储单元，每个存储单元存储不同的存储器芯片，其容量不一样。通常用多少个存储单元，每个存储单元存储多少位来表示。例如，静态多少位来表示。例如，静态RAM6264的容量为的容量为8KB8bit。v常用的计量存储空间的单位有常用的计量存储空间的单位有GB、KB、MB。存取周期存取周期 v存储器的存取周期是指从接收到地址，到实现一次完整的读出和写入数据的时间称为存取周期，存储器的存取周期是指从接收到地址，

13、到实现一次完整的读出和写入数据的时间称为存取周期，是存储器进行连续读和写操作所允许的最短时间间隔。是存储器进行连续读和写操作所允许的最短时间间隔。v在一般情况下，存取周期越短，计算机运行的速度才能越快。在一般情况下，存取周期越短，计算机运行的速度才能越快。v半导体双极型存储器的存取周期一般为几至几百纳秒，半导体双极型存储器的存取周期一般为几至几百纳秒，MOS型存储器的存取周期一般型存储器的存取周期一般为十几至几百纳秒，例如常用的为十几至几百纳秒，例如常用的HM62256（32 K8）的存取周期为）的存取周期为120ns200 ns。第12页，本讲稿共58页集成度集成度v存储器芯片的集成度越高，

14、构成相同容量的存储器的芯片数就越少。存储器芯片的集成度越高，构成相同容量的存储器的芯片数就越少。v半导体存储器的集成度常以半导体存储器的集成度常以“位片位片”表示，也可以用表示，也可以用“字节片字节片”表示表示vMOS型存储器的集成度高于双极型存储器，动态存储器的集成度高于静态存储器。型存储器的集成度高于双极型存储器，动态存储器的集成度高于静态存储器。可靠度可靠度v通常采用平均故障间隔时间（通常采用平均故障间隔时间（MTBF）来表示，目前所用的半导体存储器芯片的）来表示，目前所用的半导体存储器芯片的平均故障间隔时间（平均故障间隔时间（MTBF）大概是（）大概是（51061108）小时左右。）小

15、时左右。v使用功耗低的存储器芯片构成存储器系统，不仅可以减少对电源容量的要求，而且还可以提高使用功耗低的存储器芯片构成存储器系统，不仅可以减少对电源容量的要求，而且还可以提高存贮系统的可靠性。存贮系统的可靠性。功耗功耗v半导体存储器属于大规模集成电路，集成度高，体积小，但是散热不容易，因半导体存储器属于大规模集成电路，集成度高，体积小，但是散热不容易，因此在保证速度的前提下应尽量减小功耗。此在保证速度的前提下应尽量减小功耗。v一般而言，一般而言，MOS型存储器的功耗小于相同容量的双极型存储器。型存储器的功耗小于相同容量的双极型存储器。6.1.4存储器的主要技术指标存储器的主要技术指标第13页，

16、本讲稿共58页 6.2常用存储器常用存储器存储器存储器存储器存储器FlashFlashRAMROM第14页，本讲稿共58页1、静态随机存储器（、静态随机存储器（SRAM）6.2.1 RAM随机存储器随机存储器v静态静态RAM的存储元由双稳电路构成，存储信息稳定。的存储元由双稳电路构成，存储信息稳定。v由于静态由于静态RAM的基本存储电路中管子数目较多，的基本存储电路中管子数目较多，故集成度较低。故集成度较低。v右图是一个右图是一个6管结构的静态存储器的存管结构的静态存储器的存储单元电路。储单元电路。v工作原理工作原理 第15页，本讲稿共58页v图中，图中，Q1和和Q3、Q2和和Q4分别组成分别

17、组成1个反相器，它们个反相器，它们的输入、输出交叉耦合组成的输入、输出交叉耦合组成1位触发器，用于记录位触发器，用于记录1位二进制信息。位二进制信息。v当当Q1导通时，导通时，Q2一定截止，这时，触发器的输出端一定截止，这时，触发器的输出端为低电平，表示存储为低电平，表示存储1信号；反之，信号；反之，Q1截止时，截止时，Q2导导通，触发器输出高电平，表示存储通，触发器输出高电平，表示存储0信号。信号。Q5和和Q6用用于完成对该存储元的读写操作，位线于完成对该存储元的读写操作，位线1、2用来传递用来传递读写数据信号，字线用来提供将触发器与位线连通读写数据信号，字线用来提供将触发器与位线连通或断开

18、的控制信号。或断开的控制信号。第16页，本讲稿共58页2、动态随机存储器（、动态随机存储器（DRAM）v动态动态RAM有有4管动态管动态RAM，3管动态管动态RAM和和单管动态单管动态RAM。v图图6.5是单管是单管DRAM的存储单元的线路。它由一的存储单元的线路。它由一个晶体管和一个电容组成。个晶体管和一个电容组成。v为了节省面积，单管存储器电荷的电容不可为了节省面积，单管存储器电荷的电容不可能做得很大，一般比数据线上的分布电容能做得很大，一般比数据线上的分布电容Cd小，因此每次读出后，存储内容就被破坏，小，因此每次读出后，存储内容就被破坏，必须采取刷新技术恢复原来的信息。必须采取刷新技术恢

19、复原来的信息。第17页，本讲稿共58页vDRAMDRAM需要不断的刷新，才能保存数据，需要不断的刷新，才能保存数据，SRAMSRAM则不需要刷新电路。则不需要刷新电路。vDRAMDRAM使用简单的单管单元作为存储单元，因此，每片存储容量使用简单的单管单元作为存储单元，因此，每片存储容量大，约是大，约是SRAMSRAM的的4 4倍。倍。vDRAMDRAM的行列地址通常是复用的，所以其引脚数比的行列地址通常是复用的，所以其引脚数比SRAMSRAM要少很多，封要少很多，封装尺寸也比较小。装尺寸也比较小。vDRAMDRAM的价格比较便宜，大约只有的价格比较便宜，大约只有SRAM SRAM 的的1/41

20、/4，由于使用动态元，由于使用动态元件，件，DRAMDRAM功耗也只有功耗也只有SRAMSRAM的的1/61/6。因此，。因此，DRAMDRAM得到了广泛的使用，得到了广泛的使用，它的存取速度和存储容量正在不断地改进提高。它的存取速度和存储容量正在不断地改进提高。SRAM与与DRAM比较比较第18页，本讲稿共58页3、常用、常用SRAM芯片芯片vSRAMSRAM的型号主要有：的型号主要有：2114(1K42114(1K4位位)、6116(2K86116(2K8位位)、62646264（8K88K8）、）、6225662256（32K832K8）等。）等。Intel 2114 SRAM v采用采

21、用18引脚封装，其容量为引脚封装，其容量为1K4位，位，+5V电源。电源。v主要引脚有：主要引脚有：10根地址线（根地址线（A9A0），），4根数据线（根数据线（I/O4I/O1），），写允许信号和选片信号。写允许信号和选片信号。第19页，本讲稿共58页Intel 2114 SRAM v其内部结构如右图所示，主要包括存储矩阵、其内部结构如右图所示，主要包括存储矩阵、地址译码器、地址译码器、I/O 控制电路、片选及读控制电路、片选及读/写控写控制电路等组成。制电路等组成。v存储矩阵是数据存储主体，存储矩阵是数据存储主体，Intel 2114内部内部共有共有 4096个存储电路，排成个存储电路，排

22、成 6464 的短的短阵形式。阵形式。v地址译码器的输入为地址译码器的输入为10根线，采用两级译根线，采用两级译码方式，其中码方式，其中6根用于行译码，根用于行译码，4根用于列根用于列译码。译码。I/O 控制电路分为输入数据控制电路控制电路分为输入数据控制电路和列和列I/O电路，用于对信息的输入输出电路，用于对信息的输入输出进行缓冲和控制。进行缓冲和控制。v片选及读片选及读/写控制电路用于实现对芯片的选择写控制电路用于实现对芯片的选择及读写控制。及读写控制。第20页，本讲稿共58页v当器件要进行读操作时，首先输入要当器件要进行读操作时，首先输入要读出单元的地址码（读出单元的地址码（A0A9），

23、并使），并使1，如果，如果0，则所选存储单元内，则所选存储单元内容（容（4位）就会通过三态输出缓冲位）就会通过三态输出缓冲器，送到数据输入输出引脚（器，送到数据输入输出引脚（I/O0I/O3）上。）上。v当器件要进行写操作时，在当器件要进行写操作时，在I/O0I/O3端输入要写入的数据，在端输入要写入的数据，在A0A9加载地址码，使控制信号加载地址码，使控制信号0，0，则会完成一次写入操，则会完成一次写入操作。作。2114 读写操作读写操作第21页，本讲稿共58页3、常用、常用DRAM芯片芯片vDRAM的型号主要有：的型号主要有：2164(64K1位位)、4116（16K1）、）、4464（6

24、4K4）等。）等。Intel 2164 DRAM vIntel 2164 DRAM 芯片采用芯片采用16引脚封装，引脚封装，其容量为其容量为64K1位，位，+5V电源，芯片引脚电源，芯片引脚图如图图如图6.8所示。所示。vIntel 2164 DRAM 芯片主要引脚有：芯片主要引脚有：8根根地址线（地址线（A7A0）、数据输入线（）、数据输入线（Din）、）、数据输出线（数据输出线（Dout）、读写允许信号）、读写允许信号 、行地址选通信号（、行地址选通信号（）和列选通信）和列选通信号（号（）。）。图6.8 Intel 2164 引脚图12345678161514131211VSSNCDOUT

25、A7A6DINWERASA0A1A2VDDA5Intel2164109A4A3CAS第22页，本讲稿共58页v2164A的容量为的容量为64K1，即，即65536个存储单元，每个单元只有个存储单元，每个单元只有1位数据，而通常位数据，而通常8位二进制数表示一个字节，因此需要位二进制数表示一个字节，因此需要8片片2164A才能构成才能构成64KB的存储器。的存储器。v若想在若想在2164芯片内寻址芯片内寻址64K单元，必须用单元，必须用16条地址线，但为了减条地址线，但为了减少地址线引脚数目，地址线又分为行地址线和列地址线，分时复用，少地址线引脚数目，地址线又分为行地址线和列地址线，分时复用，只

26、需只需8条地址线（条地址线（A0-A7），利用芯片内部的地址寄存器和多），利用芯片内部的地址寄存器和多路转换开关，由行地址选通信号路转换开关，由行地址选通信号 ，把选送来的，把选送来的8位地址位地址送到行地址寄存器，由随后出现的列地址选通信号送到行地址寄存器，由随后出现的列地址选通信号 ，把后，把后送来得送来得8位地址送到列地址寄存器。位地址送到列地址寄存器。v8条行地址线也用于刷新，刷新时一次选中一行，条行地址线也用于刷新，刷新时一次选中一行，2ms内对全部内对全部128行刷新一次。行刷新一次。第23页，本讲稿共58页6.2.2 只读存储器只读存储器ROM 掩膜掩膜ROM1、主要、主要ROM

27、类型类型v掩膜掩膜ROM由芯片制造商在制造时写入内容，以后只能读而不能写入。由芯片制造商在制造时写入内容，以后只能读而不能写入。PROMvPROM出厂时，在所有的字线和位线的交叉点处都连接有熔丝，。用户使用专门的出厂时，在所有的字线和位线的交叉点处都连接有熔丝，。用户使用专门的PROM编程编程器，根据需要断开某些单元的熔丝（写入）。熔丝一旦被烧断就不能恢复了，因此，器，根据需要断开某些单元的熔丝（写入）。熔丝一旦被烧断就不能恢复了，因此，PROM是用户一次性编程的是用户一次性编程的PROM。EPROMvEPROM基本存储单元由一个管子组成，但与其他电路相比管于内多增加了一个浮置栅。如编程序基本

28、存储单元由一个管子组成，但与其他电路相比管于内多增加了一个浮置栅。如编程序（写入）时，控制栅接（写入）时，控制栅接 12V编程序电压编程序电压Vpp，源极接地，漏极上加，源极接地，漏极上加5V电压。电压。v信息存储在周围都被氧化层绝缘的浮置栅上，即使掉电，信息仍保存。信息存储在周围都被氧化层绝缘的浮置栅上，即使掉电，信息仍保存。v当当EPROM中的内容需要改写时，先将其全部内容擦除，然后再编程。擦除是靠紫外线中的内容需要改写时，先将其全部内容擦除，然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏而实现的。使浮置栅上电荷泄漏而实现的。第24页，本讲稿共58页vEPROM的型号有：的型号有：2716(

29、2K8位位)、2732(4K8位位)、2764(8K8位位)、27128(16K8位位)、27256(32K8位位)、27512(64K8位位)、27010(128K8位位)、27080(1024K8位位)等。等。vIntel 2716 EPROM芯片的容量为芯片的容量为2K8位，采用双列直插是位，采用双列直插是24引脚封引脚封装。其引脚如图装。其引脚如图6.9所示。所示。Intel 2716 EPROM芯片的主要信号有：地芯片的主要信号有：地址信号（址信号（A10A0）、片选信号、）、片选信号、数据信号（数据信号（O7O0）、待机）、待机/编程编程信号（信号（PD/PGM）。）。第25页，本

30、讲稿共58页vE2PROM的编程序原理与的编程序原理与EPROM相同，但擦除原理完全不相同，但擦除原理完全不同，一般可以进行同，一般可以进行10万次的重复改写。万次的重复改写。vE2PROM的主要产品有高压编程的的主要产品有高压编程的2816、2817，低压编程的，低压编程的2817A、2816A和和2864A、28512以及以及1M位以上的位以上的28010、28040等等。等等。（4）E2PROM 第26页，本讲稿共58页vIntel 2816是是2K8的的E2PROM芯芯片，有片，有24条引脚，单一条引脚，单一+5V电源，电源，其引脚和逻辑符号如图其引脚和逻辑符号如图6.10所示。所示。

31、Intel 2816 E2PROM芯片的主要信芯片的主要信号有：地址信号（号有：地址信号（A10A0）、写）、写允许信号、片选信号、输出允许信允许信号、片选信号、输出允许信号、数据输入输出信号（号、数据输入输出信号（I/O7I/O0）。）。第27页，本讲稿共58页v快擦除读写存储器（快擦除读写存储器（FLASH MemoryFLASH Memory）是在）是在 EPROMEPROM与与 EEPROMEEPROM基础基础上发展起来的，它与上发展起来的，它与EPROMEPROM一样，用单管来存储一位信息，每次一样，用单管来存储一位信息，每次进行擦除时，要擦除整个区或整个器件，不提供字节级的擦除。进

32、行擦除时，要擦除整个区或整个器件，不提供字节级的擦除。v速度比速度比EPROMEPROM快的多。快的多。v快擦除读写存储器兼有快擦除读写存储器兼有ROMROM和和RAMRAM两者的性能，又有两者的性能，又有DRAMDRAM一样的高一样的高密度。目前价格已低于密度。目前价格已低于DRAMDRAM，芯片容量已接近于，芯片容量已接近于DRAMDRAM，是唯一，是唯一具有大存储量、非易失性、低价格、可在线改写和高速度（读）具有大存储量、非易失性、低价格、可在线改写和高速度（读）等特性的存储器。等特性的存储器。（5)FLASH Memory 第28页，本讲稿共58页第29页，本讲稿共58页 6.3 存储

33、器扩展技术存储器扩展技术存储器扩展存储器扩展存储器扩展存储器扩展字扩展字扩展位扩展位扩展位扩展位扩展字位扩展第30页，本讲稿共58页v位扩展是指存储芯片的字位扩展是指存储芯片的字(单元单元)数满足要求而位数不够，需要数满足要求而位数不够，需要对每个存储单元的位数进行扩展。扩展的方法是将每片的地址对每个存储单元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引出。其位扩展特点是存储器的线、控制线并联，数据线分别引出。其位扩展特点是存储器的单元数不变，位数增加。单元数不变，位数增加。6.3.1 存储器位扩展存储器位扩展 v位扩展可以采用以下方法：位扩展可以采用以下方法：各芯片的数

34、据线分别接到数据总线的各位上；各芯片的数据线分别接到数据总线的各位上；各芯片的地址线并接在一起，连到相应的地址总线各位；各芯片的地址线并接在一起，连到相应的地址总线各位；各芯片的控制线并接在一起，连到相应的控制线上。各芯片的控制线并接在一起，连到相应的控制线上。第31页，本讲稿共58页v图图6.11所示的位扩展方式是用所示的位扩展方式是用2个个16K4位芯片组成位芯片组成16K8位的位的存储器，存储器字长为存储器，存储器字长为8位。每个芯片字长位位。每个芯片字长位4位，每片有位，每片有14条条地址线引出端，地址线引出端，4条数据线引出端。条数据线引出端。第32页，本讲稿共58页v字扩展是指存储

35、芯片的位数满足要求而字字扩展是指存储芯片的位数满足要求而字(单元单元)数不够，需要数不够，需要对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。由于存储单元的个数取决于地址线，而与数据线同的地址范围。由于存储单元的个数取决于地址线，而与数据线无关，因此字扩展实际上就是地址线的扩展。无关，因此字扩展实际上就是地址线的扩展。6.3.2 存储器字扩展存储器字扩展 v字扩展可以采用以下方法：字扩展可以采用以下方法：将

36、各存储芯片片内地址线、数据线、读将各存储芯片片内地址线、数据线、读/写控制线并联，接到写控制线并联，接到相应的总线上；相应的总线上；将地址线多出的高位送地址译码器产生片选信号，接各存储芯片将地址线多出的高位送地址译码器产生片选信号，接各存储芯片的的(CS)端，以选择芯片。端，以选择芯片。第33页，本讲稿共58页v图图6.12所示的字扩展存储器是用所示的字扩展存储器是用4个个16K8位芯片组成位芯片组成64K8位位存储器。数据线存储器。数据线D0D7与各片的数据端相连，地址总线地位地址与各片的数据端相连，地址总线地位地址A0A13与各芯片的地址线相连，而两位高地址与各芯片的地址线相连，而两位高地

37、址A14、A15经过译经过译码器和码器和4个片选端相连。个片选端相连。第34页，本讲稿共58页6.3.3 存储器位字扩展存储器位字扩展 v字位同时扩展是指存储芯片的位数和字数都不满足要求，需字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。扩展的方法是先进行位扩展，要对位数和字数同时进行扩展。扩展的方法是先进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。实行字扩展，以构成一个既满足位数又满足字数的存储器。实际上就是将前面的位扩展和字扩展结合起来组成

38、一个存储器际上就是将前面的位扩展和字扩展结合起来组成一个存储器模块。模块。v扩展存储器所需存储芯片的数量计算：若用一个容量为扩展存储器所需存储芯片的数量计算：若用一个容量为mKn位的存储芯片构成容量为位的存储芯片构成容量为MKN位（假设位（假设Mm，Nn，即需，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为为(Mm)(Nn)。第35页，本讲稿共58页 6.4 存储器与存储器与CPU的连接的连接 6.4.3 存储器连接举例存储器连接举例 6.4.2 常用译码电路常用译码电路 6.4.1 存储器与存储器与CPU连接时问题连接时问题

39、 存储器与存储器与CPU的连接实际上就是与三总线中相关信号的连接。包括控制总线连接、数据总线的连接实际上就是与三总线中相关信号的连接。包括控制总线连接、数据总线连接和地址总线连接。连接和地址总线连接。数据总线连接是将数据总线连接是将CPU数据总线与存储器数据线的连接问题，对于不同型号的数据总线与存储器数据线的连接问题，对于不同型号的CPU，数，数据总线的数目不一定相同，需要特别注意。据总线的数目不一定相同，需要特别注意。地址总线的连接需要考虑片选问题。地址总线的连接需要考虑片选问题。、第36页，本讲稿共58页vCPU总线的负载能力总线的负载能力CPU总线的负载能力是有限制的，一般情况下，总线的

40、负载能力是有限制的，一般情况下，CPU总线总线的直流负载能力可带动一个标准的的直流负载能力可带动一个标准的TTL门。门。当采用当采用MOS存储器是，由于直流负载很小，主要的负载存储器是，由于直流负载很小，主要的负载是电容负载，故在小型系统中，是电容负载，故在小型系统中，CPU可以直接与存储器相可以直接与存储器相连。连。但对于较大的系统，当但对于较大的系统，当CPU的总线不能直接带动是有的总线不能直接带动是有存储器芯片时，需要加上缓冲器或驱动器，以提高总线存储器芯片时，需要加上缓冲器或驱动器，以提高总线的负载能力。的负载能力。6.4.1 存储器与存储器与CPU连接时问题连接时问题 第37页，本讲

41、稿共58页vCPU的时序与存储器的存取速度之间的配合的时序与存储器的存取速度之间的配合CPU与存储器之间的时序配合问题是整个计算机系统可靠、高效地与存储器之间的时序配合问题是整个计算机系统可靠、高效地工作的关键。工作的关键。CPU访问存储器是有固定时序的，由此确定了对存储器存取速度的要求。访问存储器是有固定时序的，由此确定了对存储器存取速度的要求。CPU在取指令和进行读出操作时，都是在相应的时序控制下进行的，如在取指令和进行读出操作时，都是在相应的时序控制下进行的，如读周期和写周期，已根据时钟频率和机器运算速度确定好范围。读周期和写周期，已根据时钟频率和机器运算速度确定好范围。在选用存储器时，

42、它的最大存取时间要小于在选用存储器时，它的最大存取时间要小于CPU安排的读写周期。否则，安排的读写周期。否则，要使要使CPU插入等待周期，才能保证读写数据的可靠传送。插入等待周期，才能保证读写数据的可靠传送。第38页，本讲稿共58页v存储器芯片的选片问题存储器芯片的选片问题 存储器芯片的选用不仅和存储器结构相关，而且和存储器接口存储器芯片的选用不仅和存储器结构相关，而且和存储器接口设计直接相关。采用不同类型、型号的芯片构造存储器，其接设计直接相关。采用不同类型、型号的芯片构造存储器，其接口的方法和复杂度不同。口的方法和复杂度不同。v芯片类型的选用芯片类型的选用 通常在微型机的主存通常由通常在微

43、型机的主存通常由RAM和和ROM两类构成。两类构成。其中，对其中，对RAM芯片类型的选择又与容量要求有关，当容量要求不太大（如芯片类型的选择又与容量要求有关，当容量要求不太大（如64K字节以内）时用静态字节以内）时用静态RAM组成较好，因为静态组成较好，因为静态RAM状态稳定，不需状态稳定，不需要动态刷新，接口简单。要动态刷新，接口简单。相反，当容量要求很大时适用于动态相反，当容量要求很大时适用于动态RAM组成，因为，动态组成，因为，动态RAM比静态比静态RAM集成度高、功耗小、价格低。集成度高、功耗小、价格低。对对ROM芯片的选择一般从灵活性考虑选用芯片的选择一般从灵活性考虑选用EPROM、

44、EEPROM的较多。的较多。第39页，本讲稿共58页v芯片型号的选用芯片型号的选用芯片类型确定之后，在进行具体芯片型号选择时，一般考芯片类型确定之后，在进行具体芯片型号选择时，一般考虑存取速度、存储容量、结构和价格等因素。虑存取速度、存储容量、结构和价格等因素。一般在满足存储系统总容量的前提下，应尽可能选用集成度高、一般在满足存储系统总容量的前提下，应尽可能选用集成度高、存储容量大的芯片。这样不仅可降低成本，而且有利于减轻系统存储容量大的芯片。这样不仅可降低成本，而且有利于减轻系统负载、缩小存储模块的集合尺寸。负载、缩小存储模块的集合尺寸。总线上芯片接的很多时，不但系统中要加接更多的总线驱总线

45、上芯片接的很多时，不但系统中要加接更多的总线驱动器，而且可能由于负载电容变得很大而使信号产生畸变。动器，而且可能由于负载电容变得很大而使信号产生畸变。第40页，本讲稿共58页6.4.2 常用译码电路常用译码电路v片选控制译码电路对高位地址进行译码后产生存储片选控制译码电路对高位地址进行译码后产生存储芯片的片选信号；片内地址译码电路对低位地址译芯片的片选信号；片内地址译码电路对低位地址译码实现片内存储单元的寻址。码实现片内存储单元的寻址。v接口电路中主要完成片选控制译码以及低位地址总线的连接口电路中主要完成片选控制译码以及低位地址总线的连接。接。第41页，本讲稿共58页v片选控制译码的方法有片选

46、控制译码的方法有:线选法、全译码法、线选法、全译码法、部分译码法部分译码法和和混合译码法混合译码法等。等。（1）片选控制译码方法）片选控制译码方法 线选法线选法v所谓所谓线选法线选法就是直接将某高位地址线与某存储芯片片选端连接，就是直接将某高位地址线与某存储芯片片选端连接，每一根地址线选通一块芯片。这种方法的特定是简单明了，且不每一根地址线选通一块芯片。这种方法的特定是简单明了，且不需要另外增加电路。但存储芯片的地址范围有重叠，且对存储空需要另外增加电路。但存储芯片的地址范围有重叠，且对存储空间的使用是断续的，不能充分有效地利用存储空间。间的使用是断续的，不能充分有效地利用存储空间。第42页，

47、本讲稿共58页v例，假定某计算机的存储容量为例，假定某计算机的存储容量为4KB，而，而CPU寻址空间位寻址空间位64KB（即地址总线为（即地址总线为16位），所用芯片容量为位），所用芯片容量为1KB（即片内地址为（即片内地址为10位）。那么，可用线选法从高位）。那么，可用线选法从高6位地址中任选位地址中任选4位作为位作为4块存储块存储芯片的片选控制信号。图芯片的片选控制信号。图6.13所示位选用所示位选用A10A13作为片选控制作为片选控制的结构示意图。的结构示意图。第43页，本讲稿共58页全译码法全译码法 v全译码法全译码法除了将低位地址总线直接与各芯片的地址线相连之外，其余除了将低位地址总

48、线直接与各芯片的地址线相连之外，其余高位地址线全部经译码后作为各芯片的片选信号。译码电路可以使用高位地址线全部经译码后作为各芯片的片选信号。译码电路可以使用现有的译码器芯片。常用的译码芯片有：现有的译码器芯片。常用的译码芯片有：74LS139（双（双2-4译码器）译码器）和和74LS138（3-8译码器）等。译码器）等。v主要有两种情况采用全译码方法，当实际使用的存储空间与主要有两种情况采用全译码方法，当实际使用的存储空间与CPU可访可访问的最大存储空间相同，或者实际使用的存储空间小于问的最大存储空间相同，或者实际使用的存储空间小于CPU可访问可访问的最大存储空间，而对实际空间的地址范围有严格

49、的要求时，一般采的最大存储空间，而对实际空间的地址范围有严格的要求时，一般采用全译码方法。用全译码方法。v如果存储器容量小于可寻址的存储空间时，可从译码器输出线中如果存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以备扩充。选出连续的几根作为片选控制，多余的令其空闲，以备扩充。第44页，本讲稿共58页v例，例，CPU地址总线为地址总线为16位，存储芯片容量为位，存储芯片容量为8KB。采用全译码方式寻址。采用全译码方式寻址64KB容量存储器的结构示意图如图容量存储器的结构示意图如图6.13所示。可见，全译码法可以所示。可见，全译码法可以提供对全部存

50、储空间的寻址能力。当存储器容量小于可寻址的存储空间提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出联系的几根作为片选控制，多余的令其空时，可从译码器输出线中选出联系的几根作为片选控制，多余的令其空闲，以便需要时扩充。显然，采用全译码法时，存储器的地址是连续且闲，以便需要时扩充。显然，采用全译码法时，存储器的地址是连续且唯一确定的，无地址间断和地址重叠现象。唯一确定的，无地址间断和地址重叠现象。第45页，本讲稿共58页v当实际使用的存储空间比当实际使用的存储空间比CPU可访问的最大存储空间小，而且可访问的最大存储空间小，而且对其他地址范围没有严格要求的情况