FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计电子版本.doc

《FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计电子版本.doc》由会员分享，可在线阅读，更多相关《FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计电子版本.doc（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Good is good, but better carries it.精益求精，善益求善。FPGAASIC基于CPLD工作模式可调的线阵CCD驱动电路设计-FPGA_ASIC-基于CPLD工作模式可调的线阵CCD驱动电路设计.txt心是自己的，干嘛总被别人伤.没有伞的孩子必须努力奔跑敷衍旳青春总昰想太多怨，只怨现实太现实为什么在一起要两个人的同意丶而分手只需要一个人本文由烤鸭的幸福贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。光子学报第卷第期年月文章编号：（）基于工作模式可调的线阵驱动电路设计谭露雯，李景镇，陆小微，杨帆（深圳大学电子科学与技术学院深

2、圳市微纳光子信息技术重点实验室，广东深圳）摘要：对传统驱动电路一旦做出修改，需对硬件或程序进行改变的缺点，型号为针则以介绍了一种工作模式可调的驱动方法方法是利用复杂可编程逻该的线阵为例，辑器件和控制外端结合，通过分别设置内外触发来实现的在外触发模式下，利用外触发脉冲，可由内触发时，以调节的积分时间和驱动频率提高可为用户控制的曝光和信号输出时间；针对问题给出了线阵的外围驱动电路验结果表明，方法调试方实该信号输出质量，便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小，可配合多种用户需要，对高速精确测量及线阵推扫模式具有一定参考价值关键词：光电技术；线阵驱动；复杂可编程逻辑器件；工作模式；电

3、磁兼容中图分类号：文献标识码：犱犻狅：引言线阵由于具有实时传输光电变换信号、自频能扫描速度快、率响应高、够实现动态测量等优已广泛应用在产品尺寸测量、分类和条形码等许点，多领域应用场合不同，的要求也不同，对因此驱动电路成为应用的关键技术之一前，目驱动方法主要有直接数字电路驱动法，驱动方法，单片机驱动方法，结合直接数字电路专用驱动方法和可编与单片机的驱动方法，程逻辑器件驱动方法基于这些方法得到的一般驱动时序分析低暗电流、有效像是一种高灵敏度、素单元为个的双沟道并行输出线阵它正常工作时需要路脉冲驱动，转移脉冲、即驱动脉冲与、各复位脉冲和钳位脉冲，脉冲时序之间的相位关系如图驱动设计，需要在修改硬件结构

4、或者更改程序的基当频率较高时，波形易受础上才可以改变某些功能为了解决这一问题，实现电路的灵活多样电路干扰性，出信号的稳定可靠性，本文以型号为输引进一种工作模式可的线阵为例，调的设计方案运用复杂可编程逻辑器件（）为时序设计，作载体，将选择器和外部控制电路相结合，用户可以在并宽范围内对驱动时序进行改变，结合电磁兼容（）技术令，该电路板得到稳定可靠的信号输出电路适用于高速，记录一维瞬态信息具有一定意义，对可用于线阵推扫模式图的驱动时序关系图当脉冲高电平到来时，值为高电平，正感光阵列和移位寄存器之间导通，敏区积存的信光号电荷便转移到相应奇、寄存器内电平由高偶变低时，二者隔离，电荷信号则在脉冲与的驱动下

5、依次经与端口输出于该是由两列并行传输，因此一个周期时间内需要至少个驱动脉冲，首先输出个虚设单元信号，输出再然个暗电流信号，后连续输出个有效像素单元在紧接着输出的个暗信号后再输出个奇以后便是空驱动空驱动数目可以是任偶检测信号，意的，利用它可以延长光积分时间电路设计及硬件实现国家自然科学基金（资助）：收稿日期：修回日期：驱动电路工作原理传统驱动电路利用时序发生器只是提供期谭露雯，基于工作模式可调的线阵驱动电路设计等：芯片所需的时钟脉冲，当各时序设定好后，如想更改以符合不同的实验要求，则必须对程序进行修改基本于的工作时序要求，文在设计电路时充分考虑了实际需求，工作原理框图如图外部由时钟提供主脉冲，驱

6、动时序通过编程后由编程端各口下载至，用和控制电路结利将来自外部的控制命令转换成相应的控制信号，合，再传递至芯片外部控制端主要是由进行选择的拨动开关以及微处理器通过的接口电路组成将芯片的弱小信号进行一个放大处理后信号输出触发模式有效，光积分以及信号输出时间由外触发脉冲决定的上升沿触发，它高电平期间在进行电荷的转移输出，时间长短由微处理器根据内，用户的具体需要通过接口电路设置，必须大于相但同驱动频率下最短积分时间在内触发模式下，通过选择器和计数器可以调节积分时间分时间的控积制由输入到驱动器的根数据线所设置的电平构成的二进制数进行设置其中为高位，为低位的高电平为当，时而为为最短的时间，最长的时间是默

7、认积分时间和可调积分时间的切换驱动电路还对外提供了路用于采样的接口信号：行同步脉冲和像元同步脉冲上升沿电路工作对应于第一个有效像元的有效期间时可以在每个的上升沿开始对输出的有图驱动电路工作原理框图效视频信号进行采样冲是为了消除由开关脉获复位和内部参考电压产生的干扰电平，得好的采它样输出而设置的，的上升沿对应于单个像元的视频信号区驱动时序的电路实现本设计采用公司系列的芯片，但为提供不驱动，而且也为输出信号的采集提供时钟以及其他以电路的时序匹配晶振作为的基准时钟信号，设置个控制输入与驱动电路板上拨动开关和数据线对应，对不同模式进行选择，它们分别是、将主时钟进行分频得到四档驱动频率令、和，设为高位，

8、设为低位，关在位时代表在开，位时代表时频率最低，时频率最高，通，可以选择不同频率通过与门和或过改变开关状态，门逻辑，依次可以得到、和时序位外是用于内外触发模式的切换置时，从输出的路视频信号因其负极性、并且有效信号幅值较小，不利于观测及进行数据处理对这一情况，用对、分针选在放大电路中，为了方便对不同情别进行反相放大选用了两个电位器代替固定阻值的电况进行更改，阻，调整它们的阻值可以分别调整放大器的放大倍率和放大器的正向输入端电位仿真结果利用软件，成的各路工作驱完动时序的设计并进行编译仿真，后将程序下载到然以时芯片驱动频率为为例，序仿真结果如图图驱动电路仿真波形光子学报卷（）选图是内触发模式下的仿真

9、，择了最短光积分时间，周期为；（）外触发模式的图是仿真初始输入的脉宽为，高电仿真图，在平期间，驱动脉冲工作，电荷进行转移传输；（）图是将仿真结果放大，、频率为，、的脉宽均为相位稍落后于，以看出脉，可冲间的关系符合时序要求电路板制作电路搭建过程中，号源、种电路元器件、信各传影输路径都容易对信号形成干扰，响输出信号的完整性此，设计中考虑了问题，求因在力负载端和传输线的特性阻抗不匹配，信冲由于源端、号多次发生反射，致信号波形产生畸变，中导其过冲时的电压与额定电压的比值达到，接之端后，比值仅为，信比较可发现，号得到了较大的改善实验结果在日光照射下通过示波器进行测量，严各时序驱动脉冲与仿真结果吻合，格图

10、遵照各自的相位关系是没有考虑情况下从示波器观察到的脉冲的波形有所失真，它最高峰值和谷值超过规定值，存在过冲和振铃现象，这会对器件造成损伤，使芯片寿命减少是并图位下与的时序波形图，于上方的是脉冲，方是与的周期相同，的占空比为同，的脉宽是的一半样选取横坐标每格为由图可以看出，比起图，冲波形上升脉记录，电压较为稳定，号得到很好的改善，明信说沿变缓，电路板较好地抑制了信号反射，降低噪声降低干扰从元件布局上，安排、振和放先晶大器这些敏感、易辐射干扰的元件，遵从高速到低速的原则晶振提供的时钟脉冲是系统高频噪声的主要来源为降低时钟感应造成的尖峰干扰，需要将晶驱振与引脚尽量靠近，动器贴近各管脚，晶振外壳接地并

11、固定，并用地线把时钟区隔离起来任何电路都存在差模和共模电流模电流的差最大辐射电场强度为：犃狊，中，为犈犈犳犐狉式最大辐射场强，为观察点到差模电流环路的距离，狉犃犐犳为差模电流的频率，为差模电流的环路面积，犛为差模电流的强度式子可看出场强和回路面积由成正比为减小差模发射电平，最有效的途径就是减小信号环路的面积共模辐射最大场强计算公式可描述为：犈（）狉）从式中可知道犈与电犳犐犾（，缆的长度犾，模电流频率犳，模电流强度犐成正共共比考虑到这两类骚扰电流对线路板的辐射，布在线时，信号线尽量靠近地线，犃尽可能减小；小令减电缆长度，并将共模电流旁路到地来减少共模辐射电源线和地线在允许范围内尽量加宽，保证电源

12、线、地线的走向与数据传输的方向一致另外，由于传输线本身具有特性阻抗，可表示为犎（槡）（犜）犠狉图改善前的时序图犣式中犠是线条宽度，是印制线厚度，是信号线犜犎与参考平面的间距狉是质材料的有效介电常数对于高速信号线考虑信号完整性要进行阻抗匹配对于过载传输线这里主要采用源端端接处理，根据犚犚犣，是源端阻抗，是端接电阻，犚犚经选取合适的电阻值对各部分进行串联端接和电容接地滤波后再进行信号输出在未端接犚时，输出的各路驱动脉从图与的波形图两输出端输出的信号采用光源进行测试，经数据采集卡后观测到的结果为图，坐标表示横的是像元个数，坐标代表信号转换后光强的纵期谭露雯，基于工作模式可调的线阵驱动电路设计等：灰度

13、级为该芯片是两端口输出，偶信号因奇产生的波形必须基本一致，经过整合后，才能正常输图（）出个有效像素是处理噪声前的输出曲线上毛刺较多，不够平整，测量时取值容易出现误差；（）图由是去除噪声滤波过后的输出，图可见整合后的曲线较为平滑，明本驱动电路能够正常说有较高的精度工作，：，王庆有像传感器应用技术北京：子工业出版社，图电犑狌狀犾狅犖狉犺犪狋犆犻犪犐狊狋狋犳犈犲狋犻狅狉犪犳狅狋犲狊犺狀狀狋狌犲狅犾犮狉犮犻犘狑狉犈犵狀犲犻犵，：，狅犲狀犻犲狉狀（）郭朝晖驱动电路的研究东北电力学院学报，（），：，犪，犲犾狋：，：犑狌狀犾狅犡狀狋犻狅狉犪犳犻犵犪犘犾狋犮狀犮犆犾犵，：狅狔犲犺犻狅犾犲（）犲王慧华一种基于新

14、型单片机的驱动电路设计邢台职业技术学院学报，：（），犲犪，犾狋犆犻犲犲犑狌狀犾狅犲狊狉，犺狀狊狅狉犪犳犛狀狅狊犪犱犃狋犪狅狊，：狀犮狌狋狉（）虞益挺，饶伏波，乔大勇，等一种新型驱动电路设计方法传感技术学报，：（），犾，犲狋犪犃狉狀狌犻犪犆犿狌犲犲狅犪狋犾狅狆狋狉犮犜犮犻狇犲，：犲犺狀狌（）阳范青，剑中，波，于的驱动系统曹刘等基航空计算技术，：，（），犪犲犾狋犃狋犺狋狀犮犻犻犪，（）犮犪犘狅狅犻犪犛狀犮：周建康，陈新华，周望，等积分时间可调的相机驱动时序设计与实现光子学报，）（：，犲犾，狋犪图信号输出犈犈犜犪狊犖犮犮，：犈狉狀狌犾犛犻（）犐：，：，犑狌狀犾狅犃狋狅犪狋犕狋狅狅狔犪犱犕犪狌犲犲狋，

15、狅狉犪犳狊狀狌犻犲狉犾犵狀狉犮犲狊狉犿狀，：（）张林，李永新，胡学友基于相关双采样技术的视频信号处理研究宇航计测技术，：（），犈犲狋狅犻狊狉犮狊犲犺狅狅狔，犾犮狉狀犮犘狅犲狊犜犮狀犾犵（）：刘建斌，孙军，田智会电磁兼容与电路板的可靠性设计电子工艺技术，：（），狋犪犲犾犛犐，：犘犈，犲犪狋犾犃狏犛狆狉狅犱，（）犱狌犲犮狀：结论驱动电路设计的研究重点主要在于：时序间各需保持严格的相位关系；灵活可调，能够适用多个用输将户需要；出信号精度高与控制外端结合，针对需要光积分时间和驱动频率在较宽范围改变的情况下，设置了两种不同的工作模式，实现由用户控制信号的转移和输出时间，方便调节，设计中结合问题，低了电路

16、的干扰验证明，降实的时序和信号输出均能正常工作，波器和采集卡示上观测到的信号曲线稳定平滑，噪声较小，且电路稳定可靠，集成度较高，对其它芯片来说，具有一定的通用性参考文献光子学报卷犇狊狀狅犻犲狉犆犇犇犻犻犵犆狉狌犻犺犉犲犻犾狅犽狀犕犱狊犲犵犳犔狀犪犆狉狀犻犮犻狋犾狓犫犲犠狉犻犵狅犲犻狏狋狑犅狊犱狅犺犘犇犪犲狀狋犲犆犔，（犺狀犺狀犓狔犔犫狉狋狉狅犕犮狅犖狀犺狋狀犮犐犳狉犪犻狀犜犮狀犾犵，狅犾犵狅犈犲狋狅犻犮狀犲犛犲狕犲犲犪狅犪狅狔犳犻狉犪狅犘狅狅犻狀狅犿狋狅犲犺狅狅狔犆犾犲犳犾犮狉狀犮犛犻犮犲犲狋犪犱犜犮狀犾犵，犺狀犺狀犝犻犲狊狔，犺狀犺狀，狌狀犱狀，犺狀）狀犲犺狅狅狔犛犲狕犲狀狏狉犻犛犲狕犲犌犪犵狅犵犆犻犪犃狊犪狋犫狋犮：狉，（），犓狔狑狉狊；（）犲狅犱：；）（犜犖犔犲犃狌狑狀1-