第五讲单片机精选文档.ppt

《第五讲单片机精选文档.ppt》由会员分享，可在线阅读，更多相关《第五讲单片机精选文档.ppt（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五讲单片机第八届皖西学院智能车培训本讲稿第一页，共三十五页16位S12系列本讲稿第二页，共三十五页32位MPC56系列本讲稿第三页，共三十五页32位位ColdFire系列系列本讲稿第四页，共三十五页本讲稿第五页，共三十五页本讲稿第六页，共三十五页MC9S12XS128性能概述 MC9S12XS128只是S12家族中的一员，该器件包括大量的片上存储器和外部I/O口，它是一个16位器件，由16位中央处理单元、128KB程序Flash、8KB RAM、8KB数据Flash组成内部存储器。同时还包括2个异步串行通信接口（SCI）、1个串行外设接口（SPI）、1个8通道输入捕捉/输出比较定时器（TIM

2、）、16通道12位A/D转换器和一个8通道脉冲宽度调制模块（PWM）。本讲稿第七页，共三十五页MC9S12XS128单片机v各个引脚的介绍v各个模块的介绍v实例本讲稿第八页，共三十五页引脚v通用的I/O口 vPWM输出口v中断口vA/D口v串口本讲稿第九页，共三十五页各个模块v锁相环模块vI/O输入和输出vPWM脉宽调制模块v定时器模块vA/D转换模块v串行口通信模块本讲稿第十页，共三十五页PLL 锁相环 MC9S12XS128的时钟和复位发生器（CRG）模块，提供了锁相环（PLL）功能，单片机使用PLL功能能够获得更高的总线频率，这对于需要提高单片机运行速度的应用场合非常必要。相关频率计算公

3、式 f(vco)=2*f(osc)*(SYNR+1)/(REFDV)/VCO时钟频率 f(PLL)=f(vco)/(2*POSTDIV)/锁相环频率 f(BUS)=f(PLL)/2 /总线频率为锁相环频率的1/2本讲稿第十一页，共三十五页PLL 锁相环（实例设置总线频率40M）vvoid SetBusCLK_40M(void)/函数名称vCLKSEL_PLLSEL=0 x00;/禁止锁相环时钟v PLLCTL_PLLON=1;/锁相环电路使能v SYNR=4；等效（0XC0|0X04）;/设置时钟合成寄存器v REFDV=1；等效（0X80|0X01）;/设置时钟参考分频寄存器v POSTDI

4、V=0X00;/设置时钟后分频寄存器 VCO频率和PLL相同v _asm(nop);/短暂延时，等待时钟频率稳定v _asm(nop);v while(!(CRGFLG_LOCK=1);/等待稳定 锁相环锁定v ；v v CLKSEL_PLLSEL=1;/使能锁相环时钟 vvPLL_CLK=2*OSCCLK*(SYNR+1)/(REFDV+1)本讲稿第十二页，共三十五页PLL模块设定步骤禁止锁相环时钟锁相环电路使能设置CRG时钟合成寄存器（SYNR）设置CRG时钟参考分频寄存器（REFDV）设置CRG时钟后分频寄存器（POSTDIV）短暂延时，等待时钟频率稳定锁相环频率锁定使能锁相环时钟本讲稿

5、第十三页，共三十五页I/O口 MC9S12XS128内部有非常丰富的输入/输出端口资源，同时也集成了多种功能模块，其输入/输出引脚大多为复用引脚。MC9S12XS128通用I/O口包括：PORTA、PORTB、PORTE、PORTK、PORTT、PORTS、PORTM、PORTP、PORTH、PORTJ 以及 PORTAD MC9S12XS128除了PORTK有7个引脚以及PORTJ有4个引脚 本讲稿第十四页，共三十五页相关寄存器介绍 其中PORTA、PORTB、PORTE、PORTK这四个口的寄存器包括：数据寄存器（Px）、数据方向寄存器（DDRx）、上拉电阻寄存器（PUCR）、驱动控制寄存

6、器（RDR）。其中PORTT、PORTS、PORTM、PORTP、PORTH、PORTJ 这六个口的寄存器有：数据寄存器（Px）、输入寄存器（PTIx）、数据方向寄存器（DDRx）、上/下拉使能寄存器（PERx）、上/下拉选择寄存器（PPSx）、驱动控制寄存器（RDR）、中断使能寄存器（PIEx）、中断标志寄存器（PIFx）。本讲稿第十五页，共三十五页I/O输入输出实例介绍(实现流水灯)本讲稿第十六页，共三十五页Void delay(void)unsigned i,j;for(i=0;i500;i+)for（j=0;j500;j+）;Void main(void)unsigned char z

7、;DDRB=0 xff;z=0;While(1)switch(z)case 0:PORTB=0 xFE;break;.case 7:PORTB=0 x7F;Z+;if(z=8)z=0;Delay();本讲稿第十七页，共三十五页I/Ov DDRA=0 x00;v DDRM=0 x00;v DDRS=0 x00;v PORTB=0 x3F;v DDRE=0XFF;v PORTE=0 x0C;v DDRT=0 xFF;v PTT=0 x31;本讲稿第十八页，共三十五页PWM模块结构组成及其特点 MC9S12XS128的PWM模块具有8路8位独立PWM通道，通过相应设置也可变成4个16位PWM通道，每

8、个PWM通道由独立运行的8位通道计数器PWMCNT、两个比较寄存器为通道周期寄存器PWMPER和占空比寄存器PWMDTY等组成。通过各寄存器的参数设置，确定PWM波形的输出周期和占空比，另外还可以通过通道极性寄存器PWMPOL和居中对齐使能寄存器PWMCAE设置PWM输出脉冲波形的极性和对齐方式本讲稿第十九页，共三十五页PWM输出口PWM模块具有以下基本特征：1.具有可编程周期和占空比的8个独立PWM通道；2.每个PWM通道具有独立的计数器；3.每个通道可编程允许/禁止PWM功能；4.每个通道可软件选择PWM脉冲极性；5.具有双缓冲的周期和占空比寄存器，当达到有效周期终点（PWM计数器到达0）

9、或通道禁止时，修改值生效；6.每个通道可编程中心对齐或左对齐输出；7.8个8位通道或4个16位通道PWM分辨率；8.4个时钟源（A、B、SA和SB）提供宽频带频率；9.可编程时钟选择逻辑；10.紧急关闭功能。本讲稿第二十页，共三十五页PWM寄存器PWM模块包括以下寄存器：PWM使能寄存器(PWME)、PWM极性寄存器（PWMPOL）、PWM时钟选择寄存器（PWMCLK）、PWM预分频时钟选择寄存器（PWMPRCLK）、PWM居中对齐使能寄存器（PWMCAE）、PWM控制寄存器（PWMCTL）、PWM比例因子A寄存器（PWMCLK）、PWM比例因子B寄存器（PWMSCLB）、PWM通道计数器（P

10、WMCNT）、PWM通道周期寄存器（PWMPER）、PWM通道占空比寄存器（PWMDTY）、PWM关闭寄存器（PWMSDN）。本讲稿第二十一页，共三十五页PWM初始化步骤禁止PWM PWM PWME=0选择时钟PWMPRCLK，PWMSCLA，PWMSCLB，PWMCLK选择极性 PWMPOL选择对齐方式 PWMCAE选择占空比和周期 PWMDTYx，PWMPERx使能PWM PWM PWME=1v左对齐方式：v输出周期=通道周期 PWMPERx；v占空比=(PWMPERx-PWMDTYx)/PWMPERx 100%v中心对齐方式：v输出周期=通道周期 PWMPERx 2v占空比=PWMDTY

11、x/PWMPERx 100%本讲稿第二十二页，共三十五页PWMv void Init_PWMout(void)v vPWME=0 x00;/关闭pwmvPWME=0 x28;vPWMCAE=0 x00;/左对齐方式vPWMPOL=0 x28;/极性位=1,duty=高电平时间vPWMCTL=0 x70;/45.23.01 通道级联vPWMCLK=0 x28;vPWMPRCLK=0 x00;vPWMSCLA=6;vPWMSCLB=12;/clockSA=clock/(2*pwmscla)vPWMPER23=20000;/P3口输出频率100HZvPWMDTY23=3150;/中心=3150；左极

12、限=3360；右极限=2940vPWMPER45=2000;/P5口输出频率20KHZvPWMDTY45=1200;vPWME=0 xff;/启动pwmv 本讲稿第二十三页，共三十五页定时器模块一、TIM模块具有以下基本特征：1.8个输入捕捉/输出比较通道；2.时钟分频；3.16位计数器功能；4.16位脉冲累加器功能。二、TIM模块有4种工作模式：1.停止模式：时钟停止运行，关闭TIM模块；2.冻结模式：除了TSCR1寄存器中的TSFRZ=1外，TIM模块保持运行状态；3.等待模式：除了TSCR1寄存器中的TSFRZ=1外，计数器保持运行状态；4.正常模式：除了TSCR1寄存器中的TEN=0外

13、，TIM模块保持运行状态。本讲稿第二十四页，共三十五页定时器的应用产生波形输出:从MCU的I/O引脚上向外部电路输出一系列符合一定时序规范的周期信号测量输入波形：从MCU的I/O引脚上检测外部电路输入的一系列周期信号的脉宽统计脉冲或边沿个数：对端口引脚输入的、由外部事件产生的触发信号进行计数作为定时基准：产生内部精确定时，例如用于定时采样等智能车系统中的常用功能为计脉冲数或作为定时基准本讲稿第二十五页，共三十五页定时器捕捉脉冲举例vvoid ect_init(void)vv TIOS_IOS2=0;/设置2为输入捕捉v TIOS_IOS3=0;v v TSCR1_TFFCA=0;/FAST F

14、LAG CLEAR 读取即清零 快速清零v v TCTL4_EDG2A=1;v TCTL4_EDG2B=0;/脉冲计数(PT2)上升沿捕捉v v TCTL4_EDG3A=1;v TCTL4_EDG3B=0;/脉冲计数(PT3)上升沿捕捉v v TIE_C2I=1;/中断请求允许v TIE_C3I=1;v本讲稿第二十六页，共三十五页A/D转换模块 ATD模块具有以下基本特征：1.8位/10位/12位可选转换精度；2.停止模式下转换使用内部时钟；3.转换完成后为低功耗状态；4.自动和可编程数值比较，可设定大于或者小于等于设定值时申请中断；5.可编程采样时间；6.左对齐/右对齐转换数值；7.外部触发

15、功能；8.转换完成中断申请；9.16路模拟输入通道多路开关；10.可实现Vrh、Vrl和（Vrh+Vrl）/2特殊转换；11.可转换序列长度为116；12.连续转换模式；13.多通道扫描功能；12.外部触发功能可配置为A/D通道或4个外部附加触发输入端，外部触发源可选择片外或片内信号。本讲稿第二十七页，共三十五页A/D模块寄存器 MC9S12XS128单片机A/D模块寄存器主要分为ATD控制寄存器0（ATD0CTL0）、ATD控制寄存器1（ATD0CTL01）、ATD控制寄存器2（ATD0CTL02）、ATD控制寄存器3（ATD0CTL03）、ATD控制寄存器4（ATD0CTL04）、ATD控

16、制寄存器5（ATD0CTL05）、ATD状态寄存器0（ATDSTAT0）、ATD比较使能寄存器（ATDCMPE）、ATD状态寄存器2（ATDSTAT2）、ATD输入使能寄存器（ATDDIEN）、ATD比较大于寄存器（ATDCMPHT）、ATD转换结果寄存器（ATDDRn）本讲稿第二十八页，共三十五页A/D模块举例 ATD0模块的通道0连接一个可调电阻，提供可调的模拟输入电压，PORTB端口连接八个LED。编程实现ATD0模块的连续采样，采用8位采样精度，转换结果右对齐格式，将A/D转换结果送到PORTB口，通过点亮LED灯的明暗情况，了解A/D转换结果的变化本讲稿第二十九页，共三十五页Void

17、 ATD0_Init(void)ATD0DIEN=0 x00;/禁止数字输入功能 ATD0CTL1=0 x00;/A/D分辨率选择8位，且采样前不放电 ATD0CTL2=0 x40;/A/D模块快速清零，禁止外部触发，禁止中断 ATD0CTL3=0 x88;/A/D模块转换结果右对齐，每个序列1个通道 ATD0CTL4=0 x03;/采样时间4个周期，PRS=3ATD0CTL5=0 x20;/对通道0单通道连续采样，同时启动A/D转换序列Void main（void）unsigned char AD_result;/定义一个变量存储A/D转换结果 DDRB=0 xff;/定义PORTB端口为输

18、出端口 PORTB=0 xff;/关闭所有LEDfor(;)while(!ADT0STAT2L_CCF0);/等待转换结果 AD_result=ATD0DR0L;PORTB=AD_result本讲稿第三十页，共三十五页SCI模块寄存器1.SCI波特率寄存器（SCIBDH，SCIBDL）;2.SCI控制寄存器1（SCICR1）；3.SCI可选择状态寄存器1（SCIASR1）；4.SCI可选择控制寄存器1（SCIACR1）；5.SCI可选择控制寄存器2（SCIACR2）；6.SCI控制寄存器2（SCICR2）；7.SCI状态寄存器1（SCISR1）；8.SCI状态寄存器2（SCISR2）；9.SC

19、I数据寄存器（SCIDRH，SCIDRL）。本讲稿第三十一页，共三十五页串口vvoid InitSci(void)vv SCI0CR1=0 x00;v SCI0CR2=0 x2c;v SCI0BD =0 x138;vvSCI0BDL=busclk/(16*SCI0BDL)波特率本讲稿第三十二页，共三十五页SCI模块应用举例 实现SCI模块的数据发送，利用SCI0模块连续发送099,共计100个数据。串行口通信波特率设定为9600bps,总线时钟为8MHZ，此时SCI0BD的取值为52.初始化模块 void SCI0_Init(void)SCI0BD=52;/设置波特率为9600 SCI0CR1=0X00;SCI0CR2=0X0C;本讲稿第三十三页，共三十五页延迟函数Void delay(void)unsigned int i,j;for(i=0;i500;i+)for(j=0;j500;j+);本讲稿第三十四页，共三十五页主函数Void main(void)unsigned char z;SCI0_Init();for(z=0;z100;z+)while(!SCI0SR1_TDRE)；/等待发送缓冲空区 SCI0DRL=z;/发送数据delay();While(1)；本讲稿第三十五页，共三十五页