第三章存储器原理与接口PPT讲稿.ppt

《第三章存储器原理与接口PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第三章存储器原理与接口PPT讲稿.ppt（69页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章存储器原理与接口第1页，共69页，编辑于2022年，星期二 第第3 3章章 存储器原理与接口存储器原理与接口 存储器基础知识存储器基础知识 存储器接口技术存储器接口技术 微型机系统中存储器的体系结构微型机系统中存储器的体系结构第2页，共69页，编辑于2022年，星期二 一、存 储 器 基 础 知 识 存储器的分类存储器的分类 选择存储器件的考虑因素（性能指标）选择存储器件的考虑因素（性能指标）随机存取存储器随机存取存储器RAM 只读存储器只读存储器ROM.第3页，共69页，编辑于2022年，星期二 存储器的分类存储器的分类 按用途和特点分类按用途和特点分类 按存储器存取方式分类按存储器存

2、取方式分类 按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类第4页，共69页，编辑于2022年，星期二 按按 用用 途途 和和 特特 点点 分分 类类外部存储器外部存储器（辅助存储器，外存，（辅助存储器，外存，External Memory）用来存放不经常使用的程序和数据，用来存放不经常使用的程序和数据，CPU CPU不能直接不能直接访问它。属计算机的外部设备访问它。属计算机的外部设备,是为弥补内存容量的不足是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设可以长

3、期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。备才能完成对它的访问，如硬盘、软盘驱动器等。第5页，共69页，编辑于2022年，星期二缓冲存储器缓冲存储器缓冲存储器缓冲存储器（缓存，（缓存，Cache Memory）位于主存与位于主存与CPU之间，其存取速度非常快，但存储之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。提高整个系统的运行速度。内部存储器内部存储器内部存储器内部存储器（主存储器，内存，（主存储器，内存，Main Memory）用来存放计算

4、机正在执行的或经常使用的程序和数据。用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问。一般是由半导体存储器构成，可以直接对它进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。总线位数的限制。按按 用用 途途 和和 特特 点点 分分 类类第6页，共69页，编辑于2022年，星期二 按按 存存 储储 器器 存存 取取 方方 式式 分分 类类按存放信息按存放信息原理不同原理不同随机存取存储器随机存取存储器RAM(Random Access Memory)只读存储器只读存

5、储器ROM(Read-Only Memory)又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的写操作的一类存储器。一类存储器。在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。一类存储器。静态静态RAM动态动态RAM掩膜掩膜ROM（MROM）可编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）可电擦除可编程可电擦除可编程ROM（E2PROM）闪烁存储器闪烁存储器Flash按工艺不同按工艺不同第7

6、页，共69页，编辑于2022年，星期二只读存储器只读存储器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改;PROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改;EPROM：用用紫紫外外光光擦擦除除，擦擦除除后后可可编编程程；并并允允许许用用户户多多次次擦除和编程擦除和编程;EEPROM（E2PROM）：采采用用加加电电方方法法在在线线进进行行擦擦除除和和编编程，也可多次擦写程，也可多次擦写;Flash Memory（闪闪存存）：能能够够快快速速擦擦写写的的EEPROM，但只能按块（但只能按块（Block）擦除。）擦除。第8页，共69页，编辑于2022年

7、，星期二 读写存储器读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失第9页，共69页，编辑于2022年，星期二RAM的分类的分类 SRAM（Static RAM，静态随机存储器），静态随机存储器）速度快、容量低、功耗大、价格高速度快、容量低、功耗大、价格高 DRAM（Dynamic RAM，动态，动态RAM）容量高、功耗小、价格低容量高、功耗小、价格低第10页，共69页，编辑于2022年，星期二 按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类按构成存储器的器件和

8、存储介质分类n半导体存储器半导体存储器n磁表面存储器磁表面存储器n光电存储器光电存储器第11页，共69页，编辑于2022年，星期二 选择存储器件的考虑因素（性能指标）选择存储器件的考虑因素（性能指标）存储容量存储容量存取速度存取速度功耗功耗可靠性可靠性 价格价格第12页，共69页，编辑于2022年，星期二随机存取存储器随机存取存储器RAM SRAMSRAM（Static RAM，静态随机存储器），静态随机存储器）速度快、容量低、功耗大、价格高速度快、容量低、功耗大、价格高 DRAM（Dynamic RAM，动态，动态RAM）容量高、功耗小、价格低容量高、功耗小、价格低第13页，共69页，编辑于

9、2022年，星期二 常见的典型常见的典型常见的典型常见的典型SRAMSRAM芯片有芯片有芯片有芯片有IntelIntel的的的的“6161”系列和系列和“6262”系列：例如常用的有系列：例如常用的有系列：例如常用的有系列：例如常用的有61166116、62166216、61646164、62646264、6225662256等。等。等。等。该系列芯片的容量为该系列芯片的容量为该系列芯片的容量为该系列芯片的容量为XKXK88位，例如位，例如位，例如位，例如61166116的容量为的容量为的容量为的容量为2K82K8位，它的地址线有位，它的地址线有位，它的地址线有位，它的地址线有1111根，数据

10、线有根，数据线有根，数据线有根，数据线有8 8根，控制线有根，控制线有根，控制线有根，控制线有3 3条，片选信号条，片选信号条，片选信号条，片选信号CS、输出允许信号、输出允许信号、输出允许信号、输出允许信号OE和读写控制信号和读写控制信号和读写控制信号和读写控制信号WE。第14页，共69页，编辑于2022年，星期二SRAM芯片芯片6264n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5

11、A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615第15页，共69页，编辑于2022年，星期二第16页，共69页，编辑于2022年，星期二只读存储器只读存储器ROM掩膜掩膜ROM（MROM）可编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）可电擦除可编程可电擦除可编程ROM（E2PROM）闪烁存储器闪烁存储器Flash第17页，共69页，编辑于2022年，星期二 常见的典型常见的典型常见的典型常见的典型EPROMEPROM芯片有芯片有芯片有芯片有IntelIntel的的的的“2727”系列：例

12、如系列：例如系列：例如系列：例如常用的有常用的有常用的有常用的有27162716、27322732、27642764、2725627256等。等。等。等。该系列芯片的容量为该系列芯片的容量为该系列芯片的容量为该系列芯片的容量为XK88位，例如位，例如位，例如位，例如27322732的容量为的容量为的容量为的容量为4K84K8位，它的地址线有位，它的地址线有位，它的地址线有位，它的地址线有1212根，数据线有根，数据线有根，数据线有根，数据线有8 8根，控制线有根，控制线有根，控制线有根，控制线有3 3条，条，条，条，片选信号片选信号片选信号片选信号CSCS、输出允许信号、输出允许信号OEOE。

13、第18页，共69页，编辑于2022年，星期二EPROM芯片芯片2764n存储容量为存储容量为8K8n28个引脚：个引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615第19页，共69页，编辑于2022年，星期二第20页，共69页，编辑于2022年，星期二3.2 存储器与存储器与CP

14、U的连接的连接n这是本章的重点内容这是本章的重点内容nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口第21页，共69页，编辑于2022年，星期二存储芯片与存储芯片与8086CPU的连接的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线第22页，共69页，编辑于2022年，星期二1.存储芯片数据线的处理存储芯片数据线的处理n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与全部数据线与CPU

15、系统的系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”第23页，共69页，编辑于2022年，星期二 位扩充位扩充(数据宽度扩充数据宽度扩充)2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn位位扩扩充充的的连连接接方方式式是是将将多多片片存存储储芯芯片片的的地地址址线线、片片选选、读读/写写端端应应并并联联，数数据据端端单独引出单

16、独引出。n这这些些芯芯片片应应被被看看作作是是一一个个整整体体常常被被称称为为“芯芯片组片组”第24页，共69页，编辑于2022年，星期二 2.存储芯片地址线的连接存储芯片地址线的连接n芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的的低低位地址总线位地址总线相连相连n寻寻址址时时，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的的，我我们们称称为为“片片内内译译码码”第25页，共69页，编辑于2022年，星期二 片内译码片内译码A9A0存储芯片存储芯片000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范

17、围（范围（16进制）进制）A9A0第26页，共69页，编辑于2022年，星期二3.存储芯片片选端的译码存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量 也就是扩充了存储器地址范围也就是扩充了存储器地址范围n进进行行“字字节节数数扩扩充充”，需需要要利利用用存存储储芯芯片片的的片片选选端端对多个存储芯片（组）进行寻址对多个存储芯片（组）进行寻址n这这个个寻寻址址方方法法，主主要要通通过过将将存存储储芯芯片片的的片片选选端端与与系系统的高位地址线相关联来实现统的高位地址线相关联来实现n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”

18、第27页，共69页，编辑于2022年，星期二地址扩充（字节数扩充）地址扩充（字节数扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000n字字扩扩充充应应该该把把地地址址线线、数数据据线线、读读/写写端端应应并联并联，由由片选信号片选信号区分各片地址区分各片地址，故故片选片选端端单独引出单独引出。第28页，共69页，编辑于2022年，星期二 译码和译码器译码和译码器n译译码码：将将某某个个特特定定的的“编编码码输输入入”翻翻译译为为唯唯一一“有效输出有效输出”的过程的过程n译码电路可以使用译码电路可以使用

19、门电路组合逻辑门电路组合逻辑n译码电路更多的是采用译码电路更多的是采用集成译码器集成译码器n常用的常用的2:4译码器译码器74LS139n常用的常用的3:8译码器译码器74LS138n常用的常用的4:16译码器译码器74LS154第29页，共69页，编辑于2022年，星期二74LS138译码器译码器第30页，共69页，编辑于2022年，星期二74LS138译码器真值表译码器真值表第31页，共69页，编辑于2022年，星期二 74LS13874LS138有有三三条条控控制制线线G G1 1，只只有有当当G G1 1等等于于1 1，等等于于0 0，等等于于0 0时时，三三八八译译码码器器才才能能工

20、工作作，否否则则译译码码器器输输出出全全为为高高电电平平。输输出出信信号号Y Y0 0Y Y7 7是是低低电电平平有有效效的的信信号号，对对应应于于的的任任何何一一种种组组合合输输入入，其其个个输输出出端中只有一个是，其他个输出均为。端中只有一个是，其他个输出均为。译码器74LS138第32页，共69页，编辑于2022年，星期二 线选法线选法 全译码法全译码法 部分译码法部分译码法 存储器地址译码方法存储器地址译码方法第33页，共69页，编辑于2022年，星期二 线性选择法线性选择法 将将低位地址总线低位地址总线直接与各芯片直接与各芯片的地址线相连，用剩余的的地址线相连，用剩余的高位地址高位地

21、址总线的总线的一根或者若干根不经译码后一根或者若干根不经译码后直接作为各芯片的片选信号。直接作为各芯片的片选信号。第34页，共69页，编辑于2022年，星期二第35页，共69页，编辑于2022年，星期二 全译码法全译码法 将将低位地址总线低位地址总线直接与各芯片直接与各芯片的地址线相连，的地址线相连，高位地址总线高位地址总线全部全部经译码后作为各芯片的片选信号。经译码后作为各芯片的片选信号。第36页，共69页，编辑于2022年，星期二 全译码法结构示意图全译码法结构示意图 8KB(2)CS 8KB(1)CS 8KB(8)CS 3-8译码器译码器A0A12A13A19Y0Y1Y7第37页，共69

22、页，编辑于2022年，星期二全译码法的特点全译码法的特点 全译码法可以提供对全存储空间的寻址能力。全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的器输出线中选出连续的几根作为片选控制，多余的空闲下来，以便需要时扩充空闲下来，以便需要时扩充.优点：存储器的地址是连续的且唯一确定的，即无优点：存储器的地址是连续的且唯一确定的，即无地址间断和地址重叠。地址间断和地址重叠。第38页，共69页，编辑于2022年，星期二 部分译码法部分译码法 将将高高位位地地址址线线中中的的一一部部

23、分分进进行行译译码码，产产生生片片选选信信号号。常常用用于于不不需需要要全全部部地地址址空空间间的的寻寻址址能能力力，但但采采用用线线选选法法地地址址线线又不够用的情况。又不够用的情况。第39页，共69页，编辑于2022年，星期二部分译码法结构示意图部分译码法结构示意图 8KB(2)CS 8KB(1)CS 8KB(3)CS 3-8译码器译码器A0A12A13A15Y0Y1Y3 8KB(4)CSA16 A19(不参加译码）不参加译码）第40页，共69页，编辑于2022年，星期二片选端译码小结片选端译码小结n存存储储芯芯片片的的片片选选控控制制端端可可以以被被看看作作是是一一根根最最高高位位地地址

24、址线线n在在系系统统中中，主主要要与与地地址址发发生生联联系系：包包括括地地址址空空间间的的选选择择（接接系系统统的的M/IO*信信号号）和和高高位位地地址址的的译译码码选选择择（与系统的高位地址线相关联）（与系统的高位地址线相关联）n对对一一些些存存储储芯芯片片通通过过片片选选无无效效可可关关闭闭内内部部的的输输出出驱驱动动机制，起到降低功耗的作用机制，起到降低功耗的作用第41页，共69页，编辑于2022年，星期二4.存储芯片的读写控制存储芯片的读写控制n芯片芯片OE与系统的读命令线相连与系统的读命令线相连n当芯片被选中、且读命令有效时，存储芯当芯片被选中、且读命令有效时，存储芯片将开放并驱

25、动数据到总线片将开放并驱动数据到总线n芯片芯片WE与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，允许总当芯片被选中、且写命令有效时，允许总线数据写入存储芯片线数据写入存储芯片第42页，共69页，编辑于2022年，星期二存储器子系统的设计一般遵循如下步骤：存储器子系统的设计一般遵循如下步骤：（1）根根据据系系统统中中实实际际存存储储器器容容量量，确确定定存存储储器芯片的个数；器芯片的个数；（2）根根据据所所选选用用存存储储芯芯片片的的容容量量，画画出出地地址址分分配配图图或或列列出出地地址址分分配配表表，将将地地址址信信号号分分类类为用于为用于片内寻址的信号片内寻址的信

26、号和和用于片选的信号用于片选的信号；80868086系统的存储器接口设计系统的存储器接口设计第43页，共69页，编辑于2022年，星期二（3）根根据据所所扩扩展展的的存存储储子子系系统统的的数数据据宽宽度度要求确定要求确定A0和和 BHE的连接方式；的连接方式；（4）连接数据线和片内寻址的地址线；）连接数据线和片内寻址的地址线；（5）汇汇合合M/IO、A0、BHE和和用用于于片片选选的的地地址址信信号号，选选用用合合适适的的译译码码器器形形成成存存储储芯芯片的片选信号；片的片选信号；（6）连接读写控制信号。）连接读写控制信号。第44页，共69页，编辑于2022年，星期二ROM扩展电路设计实例

27、用用全全译译码码法法设设设设计计计计一一一一个个个个8086CPU8086CPU的的的的ROMROM扩扩扩扩展展展展电电电电路路路路，存存存存储储储储容容容容量量量量为为为为4KB4KB。要要要要求求求求选选选选用用用用27162716芯芯芯芯片片片片，地地地地址址址址范范范范围围围围为为为为78000H78FFFH78000H78FFFH解：解：解：解：(1)(1)首先确定使用的芯片数量：首先确定使用的芯片数量：首先确定使用的芯片数量：首先确定使用的芯片数量：(4K8)/(2K8)=2 2 片片2716第45页，共69页，编辑于2022年，星期二 (2)将主存范围展开将主存范围展开 7800

28、0H78FFFH第46页，共69页，编辑于2022年，星期二 (3)用于用于片内寻址的信号片内寻址的信号片内寻址的信号片内寻址的信号和和用于片选的信号用于片选的信号 6116片片内内地地址址线线：存存储储容容量量为为2K8，所所以以片片内内地地址线为址线为11条，即：条，即：A0A10 因因此此8086系系统统地地址址总总线线中中的的A1A11作作为为用用于于片片内内寻寻址址的的信信号号，与与6116片片内内地地址址线线A0A10相相连连；而而A12A19作作为为用用于于片片选选的的信信号号,与与74LS138译译码码器器相相连连；A0 悬空即可。悬空即可。第47页，共69页，编辑于2022年

29、，星期二（4）连连接接数数据据线线，即即数数据据线线的的低低8位位与与偶偶存存储储体体相相连连，高高8位与奇存储体相连；位与奇存储体相连；（5）连连接接读读写写控控制制信信号号，即即8086的的RD信信号号与与ROM芯芯片的片的OE相连；相连；（6）汇汇合合M/IO和和用用于于片片选选的的地地址址信信号号A12A19，选选用用74LS138译译码码器器（可可通通过过一一些些门门电电路路）形形成成片片选选信号与存储芯片的信号与存储芯片的CS相连。相连。第48页，共69页，编辑于2022年，星期二8086CPU的片选信号线与的片选信号线与74LS138译码器的连接译码器的连接A19A18A15A1

30、4A13A12M/IO输出0100010接G2A 通过与门逻辑电路接G1接74LS138的 C、B、A通过非门接G2BY0注：注：A0悬空悬空第49页，共69页，编辑于2022年，星期二第50页，共69页，编辑于2022年，星期二RAM扩展电路实例 用用用用全全全全译译译译码码码码法法法法设设设设计计计计一一一一个个个个8086CPU8086CPU的的的的32K32K字字字字的的RAM扩扩展展电电路路。要要求求选选用用RAM62256芯芯片片，地地址从址从50000H开始。开始。解：解：解：解：(1)(1)首先确定使用的芯片数量：首先确定使用的芯片数量：首先确定使用的芯片数量：首先确定使用的芯

31、片数量：(64K8)/(32K8)=(64K8)/(32K8)=2 2 片片片片6225662256第51页，共69页，编辑于2022年，星期二(2)将主存范围展开将主存范围展开 50000H5FFFFH 第52页，共69页，编辑于2022年，星期二0000 1111 1111 1110A19A18 A17 A160 1 0 1输出输出A15 A0地址范围地址范围Y5=050000H 5FFFEH 偶偶0 1 0 1Y5=050001H 5FFFFH 奇奇62256扩展的全地址译码的地址范围扩展的全地址译码的地址范围0000 0000 0000 00000000 0000 0000 00010

32、000 1111 1111 1111第53页，共69页，编辑于2022年，星期二 (3)用于用于片内寻址的信号片内寻址的信号和和用于片选的信号用于片选的信号 61256片片内内地地址址线线：存存储储容容量量为为32K8，所所以以片片内内地址线为地址线为15条，即：条，即：A0A14 因因此此8086系系统统地地址址总总线线中中的的A1A15作作为为用用于于片片内内寻寻址址的的信信号号，与与62256芯芯片片的的A0A14相相连连；而而A0、BHE、A16A19作作为为用用于于片片选选的的信信号号，与与74LS138译码器相连。译码器相连。第54页，共69页，编辑于2022年，星期二（4）连连接

33、接数数据据线线，即即数数据据线线的的低低8位位与与偶偶存存储储体体相相连，高连，高8位与奇存储体相连；位与奇存储体相连；（5）连连接接读读写写控控制制信信号号，即即8086的的RD信信号号与与RAM芯芯片片的的OE相连相连,8086的的WR信号与信号与RAM芯片的芯片的WR相连；相连；（6）汇汇合合M/IO、A0、BHE和和用用于于片片选选的的地地址址信信号号A16A19，选选用用74LS138译译码码器器形形成成片片选选信信号号与与存存储储芯芯片片的的CS相连。相连。第55页，共69页，编辑于2022年，星期二使用使用8086CPU内存内存扩展扩展连线连线第56页，共69页，编辑于2022年

34、，星期二思考题思考题 某某某某8086CPU8086CPU系统中用系统中用系统中用系统中用2 2片片片片ROM27256ROM27256芯片、芯片、芯片、芯片、2 2片片片片RAM62256RAM62256，来对其内存进行扩展，与，来对其内存进行扩展，与，来对其内存进行扩展，与，来对其内存进行扩展，与CPUCPU的连接的连接的连接的连接如图所示，求如图所示，求如图所示，求如图所示，求各各各各芯片的地址空间的范围？芯片的地址空间的范围？芯片的地址空间的范围？芯片的地址空间的范围？第57页，共69页，编辑于2022年，星期二第58页，共69页，编辑于2022年，星期二三、微型机系统中存储器的体系结

35、构n 层次化的存储器体系结构层次化的存储器体系结构n 16位微机系统的内存组织位微机系统的内存组织第59页，共69页，编辑于2022年，星期二1.层次化的总体结构层次化的总体结构层次化层次化层次化层次化：把各种：把各种：把各种：把各种速度速度不同、不同、不同、不同、容量容量容量容量不同、不同、不同、不同、存储技术存储技术存储技术存储技术也也也也可能不同的存储设备分为几层，通过硬件和管理软可能不同的存储设备分为几层，通过硬件和管理软可能不同的存储设备分为几层，通过硬件和管理软可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能保证满足件组成一个既有足够大的空间又能保证满足件

36、组成一个既有足够大的空间又能保证满足件组成一个既有足够大的空间又能保证满足CPUCPU存存存存取速度要求而且价格适中的整体，该存储体有最好取速度要求而且价格适中的整体，该存储体有最好取速度要求而且价格适中的整体，该存储体有最好取速度要求而且价格适中的整体，该存储体有最好的性能价格比。的性能价格比。的性能价格比。的性能价格比。策略策略策略策略：上下两个方向扩充，主要形成：上下两个方向扩充，主要形成：上下两个方向扩充，主要形成：上下两个方向扩充，主要形成Cache Cache 主存主存主存主存层次和主存辅存层次层次和主存辅存层次层次和主存辅存层次层次和主存辅存层次第60页，共69页，编辑于2022

37、年，星期二存存储储器器的的层层次次化化总总体体结结构构第61页，共69页，编辑于2022年，星期二n微型计算机的存储结构微型计算机的存储结构n寄存器寄存器位于位于CPU中中n n主存主存主存主存由半导体存储器由半导体存储器(ROM/RAM)构成构成n n辅存辅存辅存辅存指磁盘、磁带、磁指磁盘、磁带、磁鼓、光盘等大容量存储器，鼓、光盘等大容量存储器，采用磁、光原理工作采用磁、光原理工作n n高速缓存高速缓存高速缓存高速缓存(CACHE)由静态由静态RAM芯片构成芯片构成n本本章章介介绍绍半半导导体体存存储储器器及及组组成成主主存的方法存的方法CPU（寄存器）（寄存器）CACHE（高速缓存）（高速

38、缓存）主存（内存）主存（内存）辅存（外存）辅存（外存）第62页，共69页，编辑于2022年，星期二Cache 主存层次：高速缓存技术主存层次：高速缓存技术主存辅存层次：虚拟存储技术主存辅存层次：虚拟存储技术中中央央处处理理器器主存主存M2辅存辅存M3CacheM1三级存储器的结构示意图三级存储器的结构示意图第63页，共69页，编辑于2022年，星期二 16位微机系统的内存组织位微机系统的内存组织第64页，共69页，编辑于2022年，星期二习题习题1.1.按存储器的特点和在计算机中的作用，存储器可分按存储器的特点和在计算机中的作用，存储器可分按存储器的特点和在计算机中的作用，存储器可分按存储器的

39、特点和在计算机中的作用，存储器可分成哪几类？成哪几类？成哪几类？成哪几类？2.2.内存储器性能的主要指标是哪几个？内存储器性能的主要指标是哪几个？内存储器性能的主要指标是哪几个？内存储器性能的主要指标是哪几个？3.3.某某某某SRAMSRAM的一单元中存放有一个数据如的一单元中存放有一个数据如的一单元中存放有一个数据如的一单元中存放有一个数据如(5AH)(5AH)，CPUCPU将它取走后，该单元的内容是什么？将它取走后，该单元的内容是什么？将它取走后，该单元的内容是什么？将它取走后，该单元的内容是什么？4.4.已知某微机控制系统中已知某微机控制系统中已知某微机控制系统中已知某微机控制系统中RA

40、MRAM容量为容量为容量为容量为4K84K8位，首地位，首地位，首地位，首地址为址为址为址为4800H4800H，求其最后一个单元的地址。，求其最后一个单元的地址。，求其最后一个单元的地址。，求其最后一个单元的地址。第65页，共69页，编辑于2022年，星期二习题习题5.5.某微机系统中内存的首地址为某微机系统中内存的首地址为某微机系统中内存的首地址为某微机系统中内存的首地址为3000H3000H，末地址为，末地址为，末地址为，末地址为63FFH63FFH，求其内存容量？，求其内存容量？，求其内存容量？，求其内存容量？6.6.某微机系统中某微机系统中某微机系统中某微机系统中ROMROM为为为为

41、4K4K，最后一个单元的地址为，最后一个单元的地址为，最后一个单元的地址为，最后一个单元的地址为F9FFFHF9FFFH，RAMRAM为为为为4K4K、已知其地址为连续的，且、已知其地址为连续的，且、已知其地址为连续的，且、已知其地址为连续的，且ROMROM在在在在前，前，前，前，RAMRAM在后，求在后，求在后，求在后，求ROMROM和和和和RAMRAM芯片的首地址和末地址？芯片的首地址和末地址？芯片的首地址和末地址？芯片的首地址和末地址？第66页，共69页，编辑于2022年，星期二习题习题 7.7.用用用用全译码法全译码法全译码法全译码法设计一个设计一个设计一个设计一个8086CPU808

42、6CPU的的的的ROMROM扩展电路，扩展电路，扩展电路，扩展电路，存储容量为存储容量为存储容量为存储容量为64K64KB B。要求选用。要求选用27256芯片，地址从芯片，地址从10000H 开始开始开始开始。8.8.用用用用全译码法全译码法全译码法全译码法设计一个设计一个设计一个设计一个8086CPU8086CPU的的的的RAMRAM扩展电路，扩展电路，扩展电路，扩展电路，存储容量为存储容量为存储容量为存储容量为16K16KB B。要求选用。要求选用。要求选用。要求选用62646264芯片，地址从芯片，地址从芯片，地址从芯片，地址从F0000H F0000H F3FFFHF3FFFH。第6

43、7页，共69页，编辑于2022年，星期二 习题习题 1DRAM2164（64K1）外部引脚有（）。）外部引脚有（）。A.16条地址线、条地址线、2条数据线条数据线 B.8条地址线、条地址线、1条数据线条数据线 C.16条地址线、条地址线、1条数据线条数据线 D.8条地址线、条地址线、2条数据线条数据线2若用若用1K4的芯片组成的芯片组成2K8的的RAM，需要，需要()片。片。A.2片片 B.16片片 C.4片片 D.8片片38086在进行存储器写操作时，引脚信号在进行存储器写操作时，引脚信号M/IO*和和DT/R*应该是应该是()。A.00 B.01 C.10 D.11第68页，共69页，编辑于2022年，星期二 习题习题4计算一个存储器芯片容量的公式为（）。计算一个存储器芯片容量的公式为（）。A.编址单元数编址单元数数据线位数数据线位数 B.编址单元数编址单元数字节字节C.编址单元数编址单元数字长字长D.数据线位数数据线位数字长字长5Intel2167（16K1B）需要）需要()条地址线寻址。条地址线寻址。A.10 B.12 C.14 D.16第69页，共69页，编辑于2022年，星期二